日立与瑞萨科技在“ISSCC 2008”上展示试制的芯片，采用了用来削减系统LSI片上SRAM工作电压的电路技术
日立制作所与瑞萨科技开发出了底板偏压控制电路技术，用来削减系统LSI中的片上SRAM工作电压。将该技术应用于采用65nm工艺试制的单元面积为0.51μm2的1Mbit SRAM模块时，与不采用时相比，所有bit均可在300mV的低电压下工作。耗电量由此可削减约40％。
SRAM的存储单元由左右对称配置的2种晶体管（NMOS和PMOS）构成，这些晶体管通过电平衡来工作。各晶体管的性能出现偏差时，这种平衡就会被打乱，导致难以正常工作。原来通过不降低工作电压来解决这一问题。而此次开发的技术使用控制SRAM电源|稳压器（电源线）的电路，分别测定NMOS和PMOS的性能，再根据性能来控制底板电位。通过控制底板电位，即使元件制造时NMOS和PMOS的阈值电压出现偏差，也可以接近设计时的性能。由此便可以在低电压下使SRAM工作。
日立与瑞萨表示，此次开发的电路技术即使应用于65nm工艺以后的系统LSI，也可以降低工作电压和削减耗电量。
