赛灵思公司（Xilinx, Inc. ）宣布通过与数据加密IP专业厂商Helion Technology合作，进一步增强赛灵思低成本Spartan-3 FPGA的安全功能。新推出的Helion IP内核c充分发挥了赛灵思创新的DeviceDNA设计安全解决方案，进一步加强了防范逆向工程、克隆以及非授权重构等行为的能力。
根据业界分析师的研究，每年由于仿造/伪造产品而为企业带来的销售损失高达5000亿美元。这一威胁还在以每年12%的速度增长，极大地损害了正品厂商的品牌声誉和长期信誉。“对于当今的复杂器件来说，器件安全性非常关键。然而，对于设计人员来说，实现设计防护不应当成为耗费大量时间的工作。我们最新版的安全解决方案提供了可以快速实施的优势灵活的设计安全防护方法。”赛灵思公司全球大批量市场总监Kevin Kitagawa说，“Helion IP提供的附加功能进一步加强了我们的解决方案，同时并不会影响设计本身，也不会牺牲设计尺寸或开发时间。”
赛灵思公司率先在其低成本Spartan-3A FPGA中引入了其革命性的DeviceDNA技术，每个器件都有不同的工厂预设的永久ID码。利用经过验证的加密IP和丰富经验，Helion开发的IP使得设计人员能够方便地在设计中实现赛灵思DeviceDNA技术。Helion公司的方法采用了一组有选择的加密功能来实现安全算法和多种模糊化技术，保证了对设计进行的任何逆向工程攻击都相当困难。更为重要的是，该IP是高度参数化的，每个用户都可以独特地实现，因此避免了其他人利用同样的IP来绕开安全机制。
“提供专门针对Spartan-3 Generation而设计的经过测试的现成IP加快了保证器件设计安全性的过程。同时该IP还大大减少了实现安全性所需要的逻辑资源量。”Helion公司CEO Graeme Durant说，“我们的解决方案可以非常快速地在现有设计中实现，从而将防止设计重构和产品克隆的能力扩展到外包生产环境。”
Helion公司的 DeviceDNA Checker对资源的需求相对较低，接口也比较简单，因此可以方便地与用户的主要FPGA应用相集成。该核实器（Checker）利用FPGA中DeviceDNA模块的输入以及其它存储值来启动处理过程，并随后生成“通过/失败”（“pass/fail”）标志。如果核实没有通过，设计其它部分的正常操作可以根据这一标志降低性能或停止工作。
DeviceDNA Checker利用DeviceDNA代码以及存储在非易失性系统存储器中的附加位来增强安全性。这些位是由随机生成的构成核实算法的位，以及无用的迷惑位和最终存储的核实代码本身组合构成的。这些附加数据在DeviceDNA位之后输入到核实器中。
Helion DeviceDNA解决方案的价格依赖于具体的配置和所需要的安全级别，多站许可起价为2.5万美元。Helion公司提供初步的技术信息，而IP本身将于本季度开始提供。
