对成功的半导体产品地回顾通常都进行从现场可编程门阵列(FPGA)到门阵列的转换。但问什么不在项目开始的时候就进行这样的考虑呢？在设计过程中进行这样的考虑能够增加产品成功的机会，具有许多好处。
门阵列的门数量可从上千个到一个。将一个复杂FPGA设计转换为门阵列可能需要三个月、三星期或者不到三天，由其复杂性而定。
门阵列有许多n通道和p通道晶体管对组成，能够非常有效地实现门以及SRAM和触发器。设计人员能够避免高NRE成本，缩短产品设计时间。
转换可使用公司内部的ASIC设计人员或者分包给设计公司。常用的设计五金|工具包括将RTL代码合成到模拟网表的Synopsys Design Compiler工具，以及用于后注功能Synopsys Primetime静态时序分析工具。门阵列供应商通常无偿提供设计库。
转换技术问题
根据具体的转换要求，某些FPGA功能可能适于或者不适于转换为门阵列。例如上电复位功能。在门阵列中，必须使用RESET输入，但门阵列不支持高速串行I/O，则可使用并行I/O。通常最好避免使用具体的FPGA知识产权(IP)产品，而是用定制IP和可合成的第三方IP。
完整地对FPGA设计编写文档也非常重要。
通常转换的技术分线非常低，当然有一些例外，门阵列供应商能够帮助识别这些例外情况。
管脚兼容性是另一个在设计过程的初期进行本阵列转换的另一个原因，在FPGA设计完成时才发现没有管脚兼容的门阵列当然会令人失望。
