TI(德州仪器)日前发布的CDCD5704时钟发生器可借助带或不带扩频调制功能的参考时钟输入，提供支持XDR存储器子系统与Redwood逻辑接口所必需的时钟信号。CDCD5704采用28引脚TSSOP封装，其中包含4个差动时钟输出，能够为各种高性能接口应用提供现成的解决方案。
CDCD5704的主要组件包括一个锁相环、一个旁路多路复用器以及4个差动输出缓冲器(CLK0至CLK3)。EN引脚输入端的逻辑低电平可禁用所有4个输出。当EN为高电平且串行接口寄存器(RegA-RegD)的值为1时，就会启用输出。
PLL可接收参考时钟输入信号REFCLK，并在频率等于输入频率与乘法系数之积的条件下输出时钟信号。将PLL输出时钟信号馈送至差动输出缓冲器，以驱动启用的时钟。另外将禁用的输出设置为高阻抗。旁路模式可以绕过PLL，将输入时钟REFCLK路由至差动输出缓冲器。
为了确保CDCD5704时钟发生器始终正确运行，一旦时钟输入低于10MHz，器件就会关闭PLL，并将输出置于高阻抗状态。如果电源电压VDD小于VPUC，则复位所有逻辑栅极、断开PLL电源，同时将输出置于高阻抗状态。器件只有在满足这些最低要求后才能开始工作。
由于CDCD5704采用PLL电路，因此它要求一段稳定时间，以实现PLL的锁相位(phase-lock)功能。使用外部参考时钟时，在开始进入稳定时间之前，该信号必须处于固定频率与固定相位状态。
该器件可在2.5V单电源电压下工作。CDCD5704器件的工作温度范围为0℃至70℃。
