台积电 (2330) 今 (11) 日于美国华盛顿特区 (Washington D.C.) 举行的国际电子组件大会 (International Electron Devices Meeting ， IEDM) 中发表论文，宣布开发出专业集成电路制造服务领域第一个同时支持模拟及数字集成电路的 32 奈米制程技术。此篇论文中同时指出，台积电已经成功试产出晶体管位单元 (bit cell) 尺寸最小的 2M b 32 奈米静态随机存取内存 (SRAM) ，并且通过功能验证。 台积电表示，此一最先进的 32 奈米制程将提供低耗电量及高密度内存最佳化的竞争优势，具备多种内存组件尺寸供客户选择，可充分满足客户在产品性能及效率最佳化的考虑。此一低耗电量制程具备低待机耗电量晶体管、模拟及射频功能、铜导线以及低介电系数 (low-k) 材料导线等优势，适合用于生产可携式产品所需的系统单芯片。
此外，台积电强调，其 32 奈米制程是第一个无须采用高介电系数 (high-k) 材料及金属闸极 (metal gate) ，就可以达到设定的晶体管效能规格。另外，此一尺寸仅 0.15 平方微米的高密度 SRAM 是采用 193 奈米浸润式 (immersion lithography) 双重曝影 (double patterning) 所达成。
