美国加州圣荷塞及英国剑桥2007年12月5日——Cadence与ARM 今天宣布推出两种由它们联合开发的新的实现参考方法学，一种用于ARM11(TM) MPCore(TM)多核处理器，另一种用于ARM1176JZF-S(TM)处理器的低功耗实现，后者集成了ARM Intelligent Energy Manager (IEM(TM))技术。
基于ARM1176JZF-S处理器的低功耗参考方法学提供了支持IEM技术所需的增强特性，并支持IEM技术采用的动态电压(Dynamic Voltage)和频率调节(Frequency Scaling (DVFS)硬件方法。IEM技术已被证明可减少超过60%的CPU能耗。
这些参考方法学包容通用功率格式(Common Power Format , CPF)，可实现功耗域、功耗模式、电平转换和隔离规则的清楚详述，以使先进低功耗设计方法自动化。这些方法学充分利用了Cadence Low-Power Solution的许多产品，包括Cadence SoC Encounter(TM) RTL-to-GDSII系统，全局综合Encounter RTL Compiler，Encounter Conformal Low Power，及VoltageStorm电源|稳压器线分析。
Cadence产品营销副总裁Mike McAweeney表示，“工程团队使用这些参考方法学有助于减少定制设计的流片时间，从而获得可观的上市时间和成本收益。”
这些参考方法学计划在2008年上半年发布这些新处理器时推出。
