从英国曼彻斯特大学(University of Manchester)异步逻辑研究部门剥离出来的Silistix公司日前宣称，将开发允许设计师生成复杂集成电路IP模块之间的互连逻辑的EDA工具和库。
Silistix已开发出一种被其命名为Chain的互连架构，据该公司称能提供超越传统片上总线结构的功率耗散和设计生产率改进。Chain互连架构，由名为Chainworks设计和综合工具套件产生，是一种自行定时、基于包的互连网络，管理芯片上IP内核之间的数据流，不依赖系统时钟沿。这导致功率耗散较低，因为功率由流量负载控制，而不是固定时钟速率。Chain结构的时钟域不必依赖系统时钟，可按照特定吞吐量、区域和功率目标来进行调整。
“Chain网络代表了一种片上互连(on-chip interconnect)的新方式，消除了许多与传统由高速时钟控制的全局总线结构相关的问题。” Silistix公司市场副总裁David Fritz表示。“设计师还可以利用Silistix提供的适配器向Chain网络对接现有的同步IP模块，从而利用了当前的设计工作。”芯片设计工作也得到大幅减少，尤其是时序收敛。
Chainworks适合当前的EDA设计流程，综合过的Chain互连结构支持多种协议，包括AHB、APB、AXI，无需变更现有的IP模块。
