Cadence携手UMC在无线SoC参考流程上开发射频集成电路设计

　　Cadence设计系统公司和联华电子宣布，双方在无线系统级芯片(SoC)参考流程上共同开发的射频集成电路设计和验证已经获得了成功。这个具有Cadence® QRC提取器和Virtuoso® UltraSim全芯片模拟器的参考流程，综合了Cadence的Virtuoso定制设计平台和UMC的RFCMOS工艺，可以提供精确的芯片模拟和验证流程。

　　UMC和Cadence于2005年10月6日宣布成立联盟，为Fabless市场改进无线设计。至此，UMC已经成功生产出测试芯片，验证了Cadence的QRC提取技术。Cadence Virtuoso UltraSim为UMC提供了晶体管级的无线收发器模拟技术， 可将验证周期减少一半。通过结合经Virtuoso平台验证的UMC0.13um MM/RF PDK、Cadence 精确的QRC提取技术以及Virtuoso UltraSim全硅片模拟器，UMC和Cadence紧密合作并成功开发出了设计方法学和流程，能验证布局后晶体管级的全芯片无线收发器。

　　用于对具有更复杂的功能，最小的面积与较少功耗的无线电子产品 需求的持续上升，因此精确的寄生参数提取技术与和晶体管级全芯片模拟流程的需求也跟着提高。此项技术能降低定制无线系统级芯片的风险和缩短上市时间。

　　这一参考设计流程目前可通过UMC的客户支持渠道获取。