瑞萨科技近日在苏州电博会举行的技术交流会上透露，该公司正在开发的下一代Chip Stack技术将使其SiP(系统级封装)产品加速向薄型发展。“目前瑞萨科技2个裸片堆叠的SiP厚度为1.2mm。”瑞萨科技SiP设计事业部经理海野雅史表示，“我们的目标是在现有技术的基础上使该值降低到1.0mm，然后利用下一代的Chip Stack处理技术，进一步将其缩减到0.5mm。”
瑞萨科技将通过硅连接电极技术达到上述目的。海野雅史以CPU和存储器2层裸片堆叠的SiP为例介绍说，硅连接电极技术的原理是通过最短配线改善电器特性。具体做法是在裸片层间放置硅转接板(Si Interposer)，从而代替目前的连接方式。“下一代Chip Stack SiP技术将帮助芯片封装厚度降低到目前的一半以下，从而实现超薄型化。”他说。
通过这项举措，瑞萨科技将进一步达到其目标，即进一步降低芯片的EMI以及能耗，从而保持在数码家电领域的市场领先地位。海野雅史表示，最先采用下一代Chip Stack技术的产品将是手机、数码相机以及数字录像机专用芯片。
SiP技术正在英特尔、飞利浦、三星等公司的推动下飞速发展。英特尔不久前还在上海成立了中国封装技术研发中心，主攻SiP，并声称将在年内推出1.2mm厚的5层裸片堆叠的SiP。该公司还表示其正在开发8层裸片堆叠的SiP技术，厚度仍然为1.2mm。而瑞萨目前也表示将在2006年实现1.5mm厚度的5层裸片堆叠SiP，并在2007年全面采用下一代Chip Stack处理技术时使其下降到1mm以下。
事实上，SiP技术已经在数码相机、数码录像机以及手机中已得到了广泛的应用。这是由于除了尺寸较小，元件数量降低之外，还能够减少开发周期，节省成本。该技术的另外一个重要特性就是EMI噪音可以得到很好地控制。
海野雅史表示，SiP方案能够优化系统特性，非常适用于数字电视系统。他说：“SiP能够帮助数字电视降低电路板辐射势能，减少35%的基板面积。”他指出，采用SiP芯片之后，SDRAM附近的开关噪音峰值也大大降低，瑞萨的试验显示该值降幅达71％。
瑞萨公司还推出了针对高速I/F的解决方案，通过其在SiP方面的独特技术，该公司将DDR同CPU封装在一起，使原来由分立器件构成的12层PCB板SDRAM系统简化成10层PCB板的DDR系统。客户无需设计高速总线，基板尺寸也得到缩小，同时存储器的采购压力也相应得到减轻。
谈到在SiP方面的优势。海野雅史乐观指出：“瑞萨拥有功能丰富的全系列CPU核。我们拥有高密度组装、试验、IP以及从设计到量产的一条龙支持等众多SiP方面的独特技术。” 此外他表示，瑞萨自有的SDRAM存储器以及与众多DDR、Flash、SRAM以及FRAM存储器供应商的密切合作，都是该公司SiP在技术和市场方面保持领先地位的重要因素。
不久前刚刚宣布SiP产品累积出货量达到1亿片的瑞萨对其该项业务的未来充满信心。海野雅史介绍，该公司目前已经在位于北海道Hakodate的一个工厂中开始生产5层裸片堆叠的产品，同时瑞萨科技也正在全力推进90nm~65nm的新型SiP产品。“新产品将拥有高频接口、高密度的存储器以及更低的噪音。”他说。
