Cadence发布首个低功耗设计“锦囊”，使处于不同经验水平的工程师，均可以最小的风险、成本和开发时间来采用低功耗技术。做为Cadence低功耗设计解决方案的补充，Cadence® 低功耗设计方法学锦囊(Cadence Low-Power Methodology Kit) 提供了一个覆盖逻辑设计、功能验证和物理实现的端到端方法学。该设计锦囊包括示例IP、脚本和库；所有这些均经过了内置无线参考设计的验证。该设计锦囊交付时配搭Cadence应用性咨询服务，使得设计团队无需低功耗经验就能迅速将高级低功耗设计方法整合到他们的设计任务当中，并在更低功耗和更具竞争力的系统级芯片中体现直接的价值。
该Cadence低功耗设计锦囊包括了一个通用无线应用设计，实现时采用了多供电电压和电源关断技术等方法，并且包含了在整个端到端流程中承载设计意图的相关指令脚本和技术文件。设计中的示例IP来自于Cadence和第三方，包括ARM® 处理器 和 AMBA® 片上通讯技术,，Wipro的WiFi，ChipIdea 的USB2.0 ，Virage Logic的65纳米超低功耗存 储器和TSMC的65纳米技术库。
该低功耗设计方法学锦囊是易于组合使用的，包括6个不同的流程：低功耗功能仿真、逻辑综合、可测试性设计（DFT）和自动测试矢量生成（ATPG）、物理设计、形式实现、验证和功耗网格签收。用户可以将该锦囊做为一个完整的流程来实施，或选择单独的选择模块使用。它使用了Si2的通用功耗格式（CPF）在整个流程中提供单一的低功耗意图规范。
