中芯国际集成电路制造有限公司与Cadence设计系统有限公司，今天宣布 SMIC 正推出一种基于通用功率格式 (CPF) 的90纳米低功耗数字参考流程，以及兼容 CPF 的库。SMIC 还宣布其已经加盟功率推进联盟 (PFI)。
这种新流程使用了由 SMIC 开发的知识产权，并应用了 Cadence 设计系统有限公司 (Nasdaq: CDNS) 的低功耗解决方案，其设计特点是可提高生产力、管理设计复杂性，并缩短上市时间。这种流程是 Cadence 与 SMIC 努力合作的结晶，进一步强化了彼此的合作关系，并且使双方的共同客户加快了低功耗设计的速度，迎接低功耗设计挑战。
SMIC 参考流程 (3.2) 采用了 Cadence 的技术，是一套完整的对应 CPF 的 RTL-to-GDSII 低功耗流程，目标是使90纳米系统级芯片设计实现高效功耗利用。它结合了 SMIC 9
0纳米逻辑低漏泄 1P9M 1.2/1.8/2.5V 标准工艺，以及商用低功耗库支持。该流程在所有必要的设计步骤中都具备功率敏感性，包括逻辑综合过程、仿真、可测性设计、等价验证、硅虚拟原型设计、物理实现与全面的 Signoff 分析。
“加盟 PFI 功率推进联盟体现了我们对整个业界范围的低功耗努力的支持，也体现了我们在不断追求向终端用户提供高级低功耗解决方案，”SMIC 设计服务处资深处长 David Lin 表示，“随着高级工艺节点正不断缩小到90纳米以内，有两大问题随之而来：可制造性与可测性。SMIC 参考流程基于 Si2 标准的 CPF，是对这些问题的回应，带来了一个有效的高成品率工艺，带来最高的硅片质量。”
“Cadence 欢迎 SMIC 这位新会员加入到功率推进联盟的大家庭，感谢他们对业界发展的努力，”Cadence IC 数字及功率推进部副总裁 Chi-Ping Hsu 博士表示，“半导体产业紧密合作，一起推动低功耗技术、设计和制造解决方案，这是至关重要的大事。”
通用功率格式 CPF 是由 Si2 批准通过的一种标准格式，用于指定设计过程初期的低功耗技术 -- 实现低功耗技术的分享和重用。Cadence 低功耗解决方案是业内最早的全套流程，将逻辑设计、验证、实现与 Si2 标准的通用功率格式相结合。
