Mentor Graphics 在Oregon的Wilsonville总部宣布，针对SMIC 130nm G 工艺流程的串行ATA PHY IP核已经面市。这款SATA PHY IP核将可大大
加速基于SATA 存储方案产品的开发，同时降低功耗和设计规模。
Mentor Graphics MSATA PHY S130A IP核可与其SATA控制器IP核集成一起，满足速度高达1.5G bps或3.0Gbps的主机和设备的存储应用。它与Mentor Graphics其它的SATA PHY 产品一起可为用户提供优良的使用属性：
(1)模拟电路驻留与I/O 环中，使最小设计可达0.3mm2。比其它的现有方法，面积缩小可达五倍
(2)低功耗优化设计，每一通路小于75MW，其中包括终端功耗。这只有竞争者的50%！
“通过我们对SATA PHYs和SATA 控制器 IP连续不断的验证和磨合，我们可提供经验证的，来自同一供应商芯片架构，用于可靠的集成于存储应用中”， Mentor Graphics IP 部门总经理 Bill Martin说到。”为保持与我们要成为市场领先地位IP子系统提供者的目标一致，我们将继续致力与开发基于不同工艺的和全面的SATA IP 子系统。”
