这款存储器裸片面积为31平方毫米，融合了据Matrix称延伸其三维半导体设计领导地位的两种技术，即所谓的“混合缩放(hybrid scaling)”及分段字线(segmented wordline)结构。通过采用这两种技术，Matrix能够在相同面积的硅片上实现双倍的位容量。
其中，混合缩放技术就本质上而言，是可以选择缩放部分存储器设计，而不缩放其它部分。它在3D电路层内融合了不同的工艺几何尺寸。在1Gb ROM内采用混合缩放的特点是150纳米规则制造的逻辑层与后来的130纳米规则存储层并存。Matrix声称能够采用现有的180纳米工具实现这一特性。这使Matrix能够在给定的逻辑阵列上增加存储位，从而缩短开发时间，实现快速上市。
分段字线结构是该公司的第100项专利，可使非存储逻辑电路效应最小化，并减少了将近25%的裸片面积。
