| StratiXTM器件中的数字信号处理(DSP)模块采用的高性能嵌入式DSP单元专门针对DSP应用而优化。这些应用包括里克(Rake)接收器、因特网协议(IP)语音传输(VoIP)网关、正交频分复用(OFDM)收发器、图像处理应用和多媒体娱乐系统。 |
| StratiX DSP 模块消除了DSP应用中的性能瓶颈，提供了可预测的性能并且节约了资源。这一灵活性使得StratiX器件中的DSP模块非常适合实现复杂的DSP系统，同时还可提供很高的数据吞吐能力。 |
| ALTERA StratiX 器件采用DSP模块达到大运算量应用所需要的大数据吞吐能力。StratiX器件中的DSP模块可运行在250MHz时钟下，每个DSP模块的数据吞吐性能可高达每秒2G次乘法累加操作(GMACS)。此外，StratiX器件中规模最大的EP1S120器件中包含了28个DSP模块，总起来可提供高达56 GMACS的数据吞吐能力。这一数字是目前最先进的数字信号处理器数据吞吐能力的6倍还多。 |
| DSP 模块结构 |
| StratiX DSP模块包括硬件乘法器、加法器、减法器、累加器和流水线寄存器。 |
| 由于其专用电路结构(所示)，StratiX DSP模块可提供优化的DSP性能。 |
| 每一DSP模块都针对每模块高达 2.0 GMACS的最高DSP性能而优化，并且具有尽可能小的布线拥塞。而且，这些DSP模块还针对StratiX器件中的专门为使用大量存储器的DSP应用而提供的专用存储器结构接口进行了优化。 |
| 通过在ALTERA QuartusII软件中选择合适的DSP模块操作模式，StratiX 器件中的每一DSP模块可针对不同的应用实现8个9X9位乘法、4个18X18位乘法、或一个36X36位乘法。当配置为36X36位乘法器模式时，DSP模块还可完成浮点算法。专用的乘法器电路支持带符号和不带符号乘法操作，并可在不带来任何精度损失的情况下动态地在两种运算间切换。 |
| 根据操作模式，还可将其中的加法器/减法器/累加器模块配置为一个加法器、一个减法器，或一个累加器。这一模块可自动在加法器和减法器功能中切换，根据需要做为9位、18位、或36位加法器。在累加器模式下，该单元做为一个52位累加器。 |
| 性能高于DSP处理器 |
| StratiX器件提供了高于DSP处理器的数据处理能力，并且更为灵活和经济。每一StratiX DSP模块可提供多达8个运行在250 MHz的并行乘法器，每个DSP模块提供的数据吞吐能力高达2 GMACS。最大的StratiX器件EP1S120包括28个DSP模块，可完成高达224个并行乘法操作并提供56 GMACS的总数据吞吐能力。 |
| 传统的DSP处理器最多仅可同时进行8个并行乘法操作，数据吞吐量也只有8.8 GMACS。图2示出了StratiX器件如何在一个高性能通信系统中代替DSP处理器。 |
| 进一步，利用DSPBuilder(Quarts II软件和MATLAB/Simulink间的一个接口)软件工具，您可利用StratiX器件实现完整的DSP系统，如RAKE接收器和宽带码分多址(W-CDMA)发射器。DSP Builder将MathWorks MATLAB 和Simulink系统级设计工具的算法开发、模拟和验证功能与Quartus II软件的HDL综合、模拟和验证功能结合了起来。 |
| 利用逻辑单元实现乘法器 |
| 除了DSP模块中的专用乘法器以外，还可利用逻辑单元(LE)来实现乘法器和DSP功能。例如，可在StratiX器件中利用大约9600个逻辑单元实现一个256阶 FIR滤波器。最大的StratiX器件EP1S120包括大约114，140个逻辑单元，可以容纳11个这样的滤波器。每一滤波器可运行在200 MHz，这意味着通过利用LE可提供 563 GMACS的器件总吞吐能力。结合DSP模块提供的56 GMACS数据吞吐能力，StratiX器件可提供高达 620 GMACS的数据吞吐能力。 |
| 与DSP处理器相比，StratiX 器件提供了更高的性能，并且效率更高、更为灵活，成本上也更经济。StratiX系列器件为满足系统设计需求并实现3G无线基站、多媒体、VoIP以及图像处理等应用中的DSP系统提供了极佳的替代解决方案。 |
