6月6日到6月8日在Burlingame举行国际互连技术会议（IITC），新的低k介质材料技术成为大会的焦点。
IBM、Sony和TOSHIBA联盟的研究人员详细阐述采用SiCOH介质材料和9层铜互连的标准65nm级芯片制造工艺生产的芯片的可靠性评估。他们发现20%的多孔SiCOH材料(k=2.8)具有优异的电学和机械性能。多孔SiCOH材料也同样适用于引线键合（芯片-封装互连），这是进行大规模生产的必要条件。
与此同时，FREESCALE, Philips 和STMicroelectronics研究小组也研究了在体硅或SOI衬底上采用致密低k介质OSG(K=2.9)或超低k多孔介质材料OSG(k=2.5)制造的65nm级芯片。他们的目的是要评估材料的机械可靠性。研究方向包括引线焊盘设计，互连设计规则及组装技术，从机械可靠性的角度来检验衬底、互连和芯片封装是否能很好的结合在一起。他们用测试芯片来做模型的预测检验，证明了各种65nm级芯片均具有良好的机械可靠性。
TOSHIBA的研究人员阐述如何减少45nm工艺技术中介质的损伤及如何控制介质中的湿气。他们使用一个混合电路结构：带有缓冲层的SiOC介质作为通孔层；一个抗损伤的有机介质层作为沟槽侧壁（polyarylene, k=2.3）。在大马士革凹槽工艺中，用等离子蚀刻介质材料的沟槽会造成侧壁的损伤。而用混合结构可以大大地减少铜互连方面的问题，如应力迁移和电迁移。
Fujitsu的研究人员介绍，他们如何成功地在45nm节点上集成了多层铜互连和多孔超低k介质的。富士通所用的超低k材料是纳米聚类硅石（NCS，没有给出k值）。NCS内有很多均匀分布的小孔，其热膨胀系数也和铜极其相近，这意味着这些小孔的膨胀和收缩可以步调一致。这种材料能减小热应力，热应力是超低k互连结构中主要的问题之一。研究人员还用193nm光刻制造出了70nm通孔，他们制造了一百多万个通孔，成品率在90%以上。另外，系统的时间相关击穿参量（能表现介质强度的一个重要参量）与65nm技术的时间相关击穿参量是相同的。
Selete研究小组介绍紫外光固化技术是如何提高多孔材料以及等离子增强CVD SiCOH超低k介质（k<2.4）的机械性能。他们将其用于65nm设计规则的双层铜互连结构中，显著提高了多孔薄膜的硬度，薄膜的收缩量很小，漏电也更少。还有其他一些高硬度多孔低k薄膜的加工处理方法（如等离子固化，化学退火），相比之下紫外光固化方法具有工艺简单及对薄膜损伤很小等优点。他们预言这项技术将会延伸到45nm及其以下技术。
因为空气是理想的介质，所以人们尝试用气隙使铜线之间绝缘，并为之投入了大量精力，特别是对即将出现的45nm技术节点的研究。Philips公司的研究人员详细介绍具有发展前途的集成结构，这个结构将良好的机械稳定性和电特性同易制造性相结合。在形成IMD层之后，通过在理想的空间内分解热裂解化合物制造了一系列的类梳齿状结构（如图所示）。由于分解产物向外扩散使得在沟槽层中形成了空气腔。获得的无钝化样品的有效k值低达1.45；模拟双层结构的有效值为k<2，这些无不显示了气隙可用于45nm级芯片中的潜力。令人惊讶的是，在使用气隙作为间隙填充物结构中的铜电迁移并不比标准铜互连结构中的差。同时也验证了该结构样品具有理想的使用寿命。
