新工具问世，模拟IC布局可提早引入设计周期

    美国初创企业Accelicon Technologies最近推出一种称为“模拟虚拟原型”的技术，据称能将模拟IC布局引入设计周期早期。  

    Accelicon的AVP产品能自动由线路图生成“模拟纠正”晶体管级布局。它能处理高达500个晶体管的模块，并与Cadence Design Systems公司的Virtuoso定制IC设计包相集成。  

    模拟虚拟原型与数字IC市场的高级别版图规划功能不同。“模拟虚拟原型”或“版图规划”，在该公司看来，是能在设计周期早期生成的晶体管级布局，可由一个非版图专家的电路设计师在数分钟内完成。  

    AVP的输入包括线路图、库信息和技术文档。用户可以自行定义自有约束。AVP然后开始两步骤的流程：电路分析，通过信号流程驱动的技术分析拓扑；布局。AVP一年许可费定价5万美元。