网站首页
IC库存
IC展台
电子资讯
技术资料
PDF文档
我的博客
IC72论坛
ic72 logo
资料首页最新产品 技术参数 电路图 设计应用 解决方案 代理商查询 IC替换 IC厂商 电子辞典
关键字: 技术文章 PDF资料 IC价格 电路图 代理商查询 IC替换 IC厂商 电子辞典

Verilog HDL 结构建模--模块端口

模块的端口可以是输入端口、输出端口或双向端口。缺省的端口类型为线网类型(即wire 类
型)。输出或输入输出端口能够被重新声明为reg 型。无论是在线网说明还是寄存器说明中,线网
或寄存器必须与端口说明中指定的长度相同。下面是一些端口说明实例。

module MICRO (PC, Instr, NextAddr );
/ / 端口说明
input [3:1] PC;
output [1:8] Instr;
inout [16:1] NextAddr;


/ /重新说明端口类型:
wire [16:1] NextAddr; // 该说明是可选的,因为缺省的就是wire类型,但如果指定了,就
必须与它的端口说明保持相同长度,这里定义线的位宽16,是总线。
reg [1:8] Instr; / /Instr 已被重新说明为reg 类型,因此它能在always 语句或在initial 语句中
赋值。

. . .
endmodule



热门搜索:8300SB1 2838228 SBB400 PS2408RA ADS1013IDGSR BT137S-500E 6SPDX-15 SBB1005-1 2858043 2866569 B20-8000-PCB 01C1001JF CC2544RHBR 2920078 2762265 2838322 TLP808TEL UL24RA-15 PS361220 SS7619-15 SBB2805-1 PDU12IEC TLP808TELTAA 2838319 TLP1210SATG
COPYRIGHT:(1998-2010) IC72 达普IC芯片交易网
客户服务:service@IC72.com 库存上载:IC72@IC72.com
(北京)联系方式: 在线QQ咨询:点击这里给我发消息 联系电话:010-82614113 传真:010-82614123
京ICP备06008810号-21 京公网安备 11010802032910 号 企业资质