赵 静 ，李泽宏， 张 波，杨邦朝，翟向坤 | ||||||
(电子科技大学微电子与固体电子学院，成都 610054) | ||||||
关键词：高速微系统集成；叠层多芯片组件；全金属封装；仿真 中图分类号：TP393 文献标识码：A 文章编号：1003-353X(2002)12-0013-03 多芯片组件(MCM: Multichip module)技术是将多块微型元器件组装在同一高密多层互连基板上并封装在管壳中, 以实现一定的系统或部件功能的微组装技术[1] 。与片上系统SOC相比，MCM系统由于设计灵活、成本低、开发周期短，因而在低成本、高密度的高速数模混合微系统集成中具有独特的优势。本文基于一个500MHz数模混合系统的集成要求，提出了全金属管壳封装、双面布局6层布线的叠层多芯片组件(MCM-L) 结构。使用Cadence公司的SpecctraQuest软件仿真了基板上关键互连线的传输特性,并讨论了该MCM的可测试性。 2 MCM的基板与封装结构 2.1 基板结构 本文研究的高速MCM为500MHz数字示波器提供高速触发信号及内插时间测量电压。其集成要求如下： （1）信号完整性(SI)好； （2）电磁兼容性(EMC)满足行业标准； （3）集成度高、工艺可靠且成本适中。 高速系统中，由于信号上升∕下降时间较短，可与互连延迟相比拟，信号传输呈现出电磁波的特性。为保证高速信号在一定时间内以持续的电压和正确的时序到达接受端，需要优化拓扑结构，调整互连阻抗、端接、几何尺寸及板层参数以满足SI 要求。EMC包括抗干扰能力强和对外电磁干扰小两个方面，可通过选择元器件、优化版图、正确接地、滤波和加电磁屏蔽等方式实现[2]。基于SI和 EMC要求，同时考虑到缩小封装尺寸和降低成本，我们提出图1所示的双面布局、6层布线的MCM-L基板结构。 整个基板面积为60mm×60mm。关键芯片在基板两面按信号路径最短布局，并用通孔连接。6层布线由上至下为：信号层(1)—地(1)—信号层(2)— 地(2)—电源层(1)—信号层(3)。三层信号层均与地/电源平面相邻，为高速信号谐波产生的射频干扰提供面积最小的电流回路。信号走线采用微带线和带状线两种传输线结构。图1中Top(Bottom)、core 及Gnd层构成微带线，微带线信号传输快，特征阻抗易控制，故数字部分走线较多采用。图1中 Sig、core和Power层构成带状线，带状线的场吸收能力和抗干扰能力强，适于布设易受干扰的模拟电路走线。为减小数模串扰，如图2所示数模电路分区布局，模拟地和数字地用沟槽分开。基板四周设4个焊盘区，高速信号引出端和接地端交替排布以减小串扰。信号由图2左下角输入，沿逆时针方向从沟槽口由地线护送进入模拟区；高速时钟差分走线沿最短路径送到高速ECL器件。
基板制作采用FR-4材料、MCM-L工艺。相对于氧化铝陶瓷，FR-4材料具有以下优点：介电常数小，信号传输快，有利于减小传输延迟；易打孔、布线层数高，适宜于低成本的多层布线；柔韧性好，易安装，不会因面积过大而脆裂。其缺点是：介电损耗大，会引起较大的信号衰减；稳定性和散热性不好。工艺方面，基于FR-4的 MCM-L同基于陶瓷基材的MCM-D/C(薄厚膜工艺)相比，MCM-L成本低、加工周期短、易多层布线，但集成度较低、图形制作不精细。本500MHz微系统的功耗较小(<10W)，工作环境温度为-20℃～+50℃，基板面积大,选用FR-4较好。基板上传输线的特征阻抗为50Ω，计算出FR-4的导线宽／介质厚较陶瓷更大，有利于减小传输线的导体损耗和信号衰减 [2]。此外，由于传输波波长(λg )和介电常数的平方根成反比，FR-4上λg更长，传输线尺寸更大，有利于降低对MCM-L图形加工精度的要求。故采用MCM-L(FR-4基板、铜导线) 实现该微系统集成性价比较高。 2.2 封装结构
管壳由底部管座和顶部盖板构成，封装尺寸为 70mm×70mm ×20mm。管座被挖空，以放置双面基板。基板四周的焊盘打孔，管座引脚穿过焊盘孔并焊接固定。盖板采用锡焊封帽，成本低且易返修。镀金可伐引脚共4×16根，烧结在管座四周。引脚间距为2.54mm，直径0.8mm。引脚长度、管壳材料、管壳壁厚及孔缝尺寸需根据EMC的要求确定。 MCM中传输信号的波长(λg )由公式(1)计算。
其中c为光速，εr 为介电常数，f为信号频率。若取εr =4.5，则λg=28cm。为抑制引脚的天线辐射，引脚长度应小于λg/4，同时考虑安装要求，引脚长度设为2.5cm。由于基板射频辐射源(如高速器件、通孔等)到管壳距离小 (< λg/6 )，干扰源的辐射场可视为近场[3]。近场屏蔽壁的反射损耗与导电率成正比、与导磁率成反比，故采用高导电率、低磁通率的铜材制作管壳，可增加反射损耗,提高屏蔽效能。此外，屏蔽效能也受到管壳壁厚的影响。管壁越厚，包含的趋肤深度( δ)数目越多，吸收损耗越大，屏蔽效能越高。每增加一个δ，场衰减8.6dB[3]，500MHz铜的趋肤深度为0.00076mm，故壁厚1mm可满足屏蔽效能的要求。为抑制引脚及管帽处的电磁泄漏，孔径或缝长应小于λg/10～λg /100[3]。本管壳中孔缝尺寸均可满足该要求。 3 仿真及可测试设计 基于器件的IBIS模型，使用Cadence公司板级仿真工具SpecctraQuest，仿真了MCM-L基板上一条关键传输线的时序和信号完整性，图4、5分别为该传输线的拓扑结构图和仿真波形图。
图4中U3为驱动端，U5为接受端，信号沿互连线U3-U5传输，U5端的50Ω匹配电阻接-2V。互连线(U3-U5)经过顶层(Top)—通孔1—信号层 (SIG)—通孔2—顶层(Top)，其中Top层微带线线长270 mil，SIG层带状线线长1021.0 mil。传输信号的上升时间Tr=150 ps，故互连线U3-U5是一条“电长走线”，需考虑传输线效应 [2]。仿真结果显示U3-U5传输延时Tpd =224.454ps。图5给出了U3的输入波形(实线)和U5处的反射仿真波形(虚线)。可以看到，反射波的上升∕下降沿处出现50mV过冲。U3、U5均为ECL器件，噪声容限为150mV，故该过冲在噪声容限以内。 由上述分析可知：经过较小的传输延迟，MCM-L基板上的高速信号(Tr=150ps)可以准确沿传输线U3-U5传输。按照同样的方法,我们对基板上其它主要传输线进行了SI仿真,得到满足SI要求的仿真结果。 为保证该高速MCM可测，版图中设置16个测试点，其中4个测试点由引脚引出MCM，供给整机。该高速MCM的测试电路包括高频激励信号接口、高速时钟、控制电路、电源配置以及高速信号输出接口。其中，1kHz～500MHz激励信号由函数发生器和射频信号发生源提供，通过同轴接口导入MCM；500MHz时钟由10MHz晶振经锁相环倍频后产生；10个控制信号由CPLD产生，控制信号时序用逻辑分析仪检测；输出信号用高速数字示波器观测。 4 结束语 本文提出了全金属管壳封装、双面布局6层走线的MCM-L结构，实现了一个500MHz高速数模混合微系统集成。通过仿真基板上关键传输线的时序和 SI，验证了该MCM-L基板上的传输线可以取得较好的信号完整性，最后分析了该MCM的可测试性。 | ||||||
本文摘自《半导体技术》 | ||||||
