网站首页
IC库存
IC展台
电子资讯
技术资料
PDF文档
我的博客
IC72论坛
ic72 logo
资料首页最新产品 技术参数 电路图 设计应用 解决方案 代理商查询 IC替换 IC厂商 电子辞典
关键字: 技术文章 PDF资料 IC价格 电路图 代理商查询 IC替换 IC厂商 电子辞典

扩散的一些效应分析

扩散的过程有很多限制。扩散只能在wafer表面进行,限制了能制造的几何图案。杂质扩散不均衡,所以最终的diffusion没有稳定的掺杂特性。接下来的高温过程继续drive先前沉积的杂质,所以在这个过程中太早形成的结在后面的步骤里被driven的更深了。杂质扩散到氧化层窗口边缘以下,扩大了diffusion的图案。由于隔离机制,diffusion和氧化互相作用,结果形成耗尽区或加强表面掺杂程度。Diffusion之间甚至相互作用,因为一种掺杂的存在会影响其他的扩散速度。这些和其他复杂的因素使扩散过程远比它起初看起来的复杂的多。

扩散只能产生相对浅的结。实际的drive时间和温度把结深度限制在大约15微米。大多数diffusion还要浅的多。因为diffusion通常用oxide mask来制作图案,diffusion通常像图2.18中的截面图。杂质往各个方向扩散的速度基本一样。结在氧化层窗口下横向移动了大约结深度80%的距离。(13 参见 D.P. Kennedy and R. R. O’Brien, “Analysis of the Impurity Atom Distribution Near the Diffusion Mask for a Planar p-n Junction,” IBM J.of Resarch and Development, Vol. 9, 1965, pp. 179-186)这个横向的移动,叫做outdiffusion,使得最后的扩散区尺寸超过了画的氧化层窗口尺寸。由于对应于氧化物移动的位置而不是最终结的位置的薄膜干涉引起的氧化物色彩改变,outdiffusion在显微镜下是看不见的。

图2.18 典型的planar diffusion的截面图和掺杂特性。

Diffusion的掺杂程度和结深度相关。忽略隔离机制,杂质浓度在表面是最高的,随着深度慢慢降低。因为最后的掺杂属性理论上能预测出来并实验检验。图2.18显示了氧化物窗口中间一点的理论掺杂属性。这个属性假设氧化物隔离仍旧可以忽视,当然不总是这样。硼的suckup可能降低表面P型扩散的掺杂,甚至产生一个轻微的反转为N型的掺杂diffusion。磷的pileup不会产生表面反转,但它仍旧可以影响表面掺杂程度。

刚才提到,扩散速度受其他掺杂种类存在的影响。考虑一个磷重掺杂的发射极扩散到硼轻掺杂的基极的NPN晶体管。发射极中高浓度的donor的存在使晶体结构扭曲而产生缺陷。这些缺陷可能迁移到表面,在那里他们引起dopant-enhanced氧化。其他缺陷向下迁移,在那里他们加速了下面基极区硼的扩散。这个机制,叫做emitter push,的结果是在发射极下比周围区域有更深的基极diffusion(图2.19A)。(14 A.F. W. Willoughby, “Interactions between Sequential Dopant Diffusions in Sillicon –A Review,” J.Phys. D: Appl. Phys. Vol.10, 1977,pp.455-480)由于updiffusing NBL的尾部和base diffusion有交集,diffusion下NBL的存在可能降低结深度。这个效应叫做NBL push 类似于广为人知的emitter push,即使他们底下的原理十分不同(图2.19B)。NBL push可能干扰精确diffused的电阻的layout。

相似的原理加速了氧化区下杂质的扩散。氧化过程产生了defect,有些向下迁移加强了成长中的氧化物下的杂质扩散的速度。这个机制叫做oxidization-enhanced diffusion (15 K. Taniguchi, K. Kurosawa, and M. Kashiwagi, “Oxidation Enhanced Diffusion of Boron and Phosphorus in (100) silicon,” J. Electrochem. Soc., Vol. 127, #10, 1980, p. 2243-2248.)。它影响所有的杂质,且它能在LOCOS区氧化物下比其他附近moat区产生更深的diffusion。(图2.19C)。

图2.19 改变扩散速度的机制包括emitter push (A), NBL push (B),和oxidation-enhanced diffusion (C)。

即使是最复杂的计算机程序也不能总是预测实际的掺杂特性和结深度,因为有太多的交互作用发生。工艺工程师必须谨慎的实验来找到wafer上器件连接的生产的方法。工艺越复杂,这些交互作用就越复杂,就更难找出一个适合的方法。由于process design耗费非常多的时间和努力,大多数公司只使用一些特定的工艺生产他们所有的产品。把新工艺步骤嵌入已存在的方法中的难度也解释了为什么工艺工程师不愿意修改他们的工艺。



热门搜索:SBB1002-1 2838733 2839648 TLP810NET RS1215-20 PS240406 02C1001JF 2866569 RBC62-1U 2866349 01B1001JF 02M1001JF TLM825GF 2882828 RBC11A 02B0500JF EURO-4 TLP6B TLP606 2920078 PM6NS TLP712 1301380020 CC2544RHBR 01T5001JF
COPYRIGHT:(1998-2010) IC72 达普IC芯片交易网
客户服务:service@IC72.com 库存上载:IC72@IC72.com
(北京)联系方式: 在线QQ咨询:点击这里给我发消息 联系电话:010-82614113 传真:010-82614123
京ICP备06008810号-21 京公网安备 11010802032910 号 企业资质