在一个p-n结中，所加的反向电压完全由耗尽层来承担，因此，高压大功率垂直结构器件需要很厚的轻掺杂的硅层来承担很高的反向击穿电压。目前，高压大功率器件的衬底材料主要有三种制备技术：高温三重扩散、气相外延和硅-硅直接键合技术。与厚外延技术相比较，硅-硅直接键合技术有独特的优势[41]：（1）避免了外延过程中的严重的自掺杂效应；（2）热消耗小，所用时间短；（3）硅层的质量好，厚度可以弹性大，杂质导电类型和浓度可以自由选择。硅-硅直接键合技术已经用于制造出高反向击穿电压（1800V）IGBTs[42]。1995年，匈牙利的R. Wiget用<111>硅片键合，然后在上面制备出品质优良的p-i-n二极管，其击穿电压为1400V，电流密度为2 A/mm2[43]。国内，1994年，第24所制备出了反向电压大于400V的VDMOS器件；1995年，东南大学用硅-硅直接键合代替三重扩散工艺生产出性能较好的DK55双极功率器件。如今，东南大学也在研究用键合工艺制备反向击穿电压超过1500V的高压大功率p-i-n二极管。根据流片实验测的量结果发现，键合衬底制备的p-i-n二极管在性能上普遍要好于外延衬底，具体制备过程见第四章。
硅-硅直接键合技术也已经用于静电感应器件的研制中，在早期主要是用键合衬底代替外延衬底，实验结果发现，提高了静电感应器件的击穿电压等电学性能。另外，利用硅-硅直接键合技术还可以代替外延工艺制备出键合掩埋栅静电感应器件[44]。
图1.26 键合掩埋栅结构
从理论，键合掩埋栅静电感应器件可以有如图1.26所示的两种结构，仅从结构上看，结构（b）更能够提高栅源击穿电压，但实际上，由于在键合过程中产生大量的缺陷，这些缺陷主要集中在键合界面附近的很小的范围内，会造成键合的p-n首先在这些缺陷处击穿，使p-n结的击穿电压大大降低，所以我们希望键合面上形成的p-n结承受的电压越小越好。结构（a）就是我们所用的结构，栅源的击穿电压主要降落在扩散所形成的p-n结上，键合面处p-n结所承受的电压降几乎为零，键合界面的缺陷不影响栅源的击穿电压。栅体是通过扩散工艺在单晶层上形成，缺陷密度小，击穿电压高。
（a） 键合前的硅片结构
（b） 键合后SITH的结构
图1.27 键合SITH的结构
以静电感应晶闸管SITH的制造工艺作进一步的说明，SITH的结构如图1.27所示。取两片n型FZ单晶硅片，掺杂浓度为5 ×1013cm-3，主要工艺流程如下：
（1） 取硅片1， 将高浓度的B-Al源在1260℃下扩散进硅片1中，扩散深度为120μm，然后进行单面研磨和化学机械抛光，硅片的最终厚度不大于300μm。
（2）化学腐蚀，条件为：
HF：HNO3：HAC=1：8：1（体积比），45℃，18~40s
（3）取硅片2 ，表面氧化生长一层二氧化硅，厚度为600nm，光刻栅体的栅区和场限环。
（4）对栅区和场限环同时进行浓硼的预淀积，方块电阻R□=30~40Ω/□，再在1200℃下经过6小时的推进，扩散深度约为14μm。
（5）扩散好的硅片2进行化学机械抛光，抛去1μm，然后进行第（2）步的腐蚀清洗。
（6）将抛光好的硅片进行亲水处理，在室温下使两个亲水的抛光面键合在一起，然后在1100℃下高温退火2小时。
（7）将硅片2进行研磨和化学机械抛光等减薄处理，最后硅片2剩下厚度为20~24μm的平整的抛光面。
（8）在硅片2的抛光面上热生长一层二氧化硅，厚度为600nm，光刻阴极区和切断环。
（9）在1150℃下进行20分钟的磷扩散，同时形成大面积的阴极区和切断环，扩散深度约为1.5μm，方块电阻约为3Ω/□。
（10）台面腐蚀，腐蚀出栅电极的金属化窗口。
