网站首页
IC库存
IC展台
电子资讯
技术资料
PDF文档
我的博客
IC72论坛
ic72 logo
资料首页最新产品 技术参数 电路图 设计应用 解决方案 代理商查询 IC替换 IC厂商 电子辞典
关键字: 技术文章 PDF资料 IC价格 电路图 代理商查询 IC替换 IC厂商 电子辞典

Verilog HDL 连接运算符

4.6.6 连接运算符
连接操作是将小表达式合并形成大表达式的操作。形式如下:
{expr1, expr2, . . .,exprN}
实例如下所示:
wire [7:0] Dbus;
assign Dbus [7:4] = {Dbus [0], Dbus [1], Dbus[2], Dbus[ 3 ] } ;
/ /以反转的顺序将低端4 位赋给高端4 位。
assign Dbus = {Dbus [3:0], Dbus [ 7 : 4 ] } ;
/ /高4 位与低4 位交换。

由于非定长常数的长度未知, 不允许连接非定长常数。例如, 下列式子非法:
{Dbus,5} / /不允许连接操作非定长常数。


热门搜索:PS240406 02T0500JF TLP725 BSV17-16 B30-7100-PCB 2866349 RS1215-20 TLP606B SS480806 BT-M515RD 2839570 TLP6B RS-1215 PS361220 SBB1605-1 TLP1008TEL ADC128S102CIMTX 02T5000JF CC2544RHBR 4SPDX 2858030 TLP604TEL TRAVELER3USB TLP404 TLP74RB
COPYRIGHT:(1998-2010) IC72 达普IC芯片交易网
客户服务:service@IC72.com 库存上载:IC72@IC72.com
(北京)联系方式: 在线QQ咨询:点击这里给我发消息 联系电话:010-82614113 传真:010-82614123
京ICP备06008810号-21 京公网安备 11010802032910 号 企业资质