Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成
以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此
外，Verilog HDL 语言提供了编程语言接口，通过该接口可以在模拟、验证期间从设计外部访问设
计，包括模拟的具体控制和运行。
Verilog HDL 语言不仅定义了语法，而且对每个语法结构都定义了清晰的模拟、仿真语义。因
此，用这种语言编写的模型能够使用Verilog 仿真器进行验证。语言从C 编程语言中继承了多种操
作符和结构。Verilog HDL 提供了扩展的建模能力，其中许多扩展最初很难理解。但是，Verilog HDL 语言的核心子集非常易于学习和使用，这对大多数建模应用来说已经足够。当然,完整的硬件
描述语言足以对从最复杂的芯片到完整的电子系统进行描述。
版权所有，侵权必究
