在前面的讨论中，都没有考虑衬底电位对晶体管性能的影响，都是假设衬底和晶体管的源极相连，即VBS (Bulk-Source)=0的情况，而实际工作中，经常出现衬底和源极不相连的情况，此时，VBS不等于0。
在晶体管的衬底与器件的源区形成反向偏置时，将对器件产生什么影响呢?
由基本的pn结理论可知，处于反偏的pn结的耗尽层将展宽。上图说明了NMOS管在VDS较小时的衬底耗尽层变化情况，图中的浅色边界是衬底偏置为0时的耗尽层边界。当衬底与源处于反偏时，衬底中的耗尽区变厚，使得耗尽层中的固定电荷数增加。由于栅电容两边电荷守衡，所以，在栅上电荷没有改变的情况下，耗尽层电荷的增加，必然导致沟道中可动电荷的减少，从而导致导电水平下降。若要维持原有的导电水平，必须增加栅压，即增加栅上的电荷数。对器件而言，衬底偏置电压的存在，将使MOS晶体管的阈值电压的数值提高。对NMOS，VTN更正，对PMOS，VTP更负，即阈值电压的绝对值提高了。
在工程设计中，衬底偏置效应对阈值电压的影响可用下面的近似公式计算：
γ为衬底偏置效应系数，它随衬底掺杂浓度而变化，典型值：NMOS晶体管，γ=0.7~3.0。PMOS晶体管，γ=0.5~0.7对于PMOS晶体管，∆VT取负值，对NMOS晶体管，取正值。
对处于动态工作的器件而言，当衬底接一固定电位时，衬偏电压将随着源节点电位的变化而变化，产生对器件沟道电流的调制，这称为背栅调制，用背栅跨导gmB来定义这种调制作用的大小：
到此为止，我们已引出了三个重要端口参数：gm、gds和gmB。这三个参数对应了MOS器件的三个信号端口G-S、D-S、B-S，它们反映了端口信号对漏源电流的控制作用。
MOS反相器的分类
静态反相器
动态反相器
E/E反相器
E/D反相器
CMOS反相器
有比反相器
无比反相器
