高速数据传输接口DDR2 I/F 的特性及测试

前言

近年来随着视频设备、个人电脑的发展，在这些设备上进行的3D处理，视频交换以及复杂的运算导致数据量急剧增大，为了满足这些数据要在处理器、Memory和外围设备之间的高速交换，近年来出现了多种多样的高速接口。同时，由于数据的高速传输，也给测试带来的新技术上及测试成本上的挑战。本文将基于Advantest的T6500系列测试系统，针对最近出现的高速数据传输接口DDR2 I/F的特性及测试进行简单介绍。

高速Memory I/F概要

为了简单说明，表1列出了从1990年至今 PC memory总线，微处理器，memory单元以及高速接口的对应情况。从表中可以看出传输总线的速度随着从SDR到DDR2的转变而迅速提高。随着数据量的日益增大，DDR2存储器已成为内存和图形处理芯片的主流应用。因此，SoC芯片中的DDR2 I/F 应用也越来越广泛。

DDR2在Memory cell和I/O buffer间集成了4 bit 的pre-fetches传输线，相同频率的DDR1只集成了2 bit，因此DDR2的数据频率可以达到DDR1的2倍（如图2）。

DDR2 I/F高速信号传输原理

DDR2 I/F的管脚示例如图3，决定DDR2 I/F I/O特点的管脚是DQS(data strobe signal)和DQ(data)。CLK用来提供外部时钟信号，Command用来提供控制指令，DM用来屏蔽某些数据位的输出。

与传统的数据传输方式不同，DDR2数据(data)的输入输出并不是与外部时钟信号同步，而是由差分的DQS(data strobe signal)信号进行控制。如图4所示，DQ的数据输出是有DQS的上升沿和下降沿触发的。通过这种方式，可以实现DDR2芯片数据的高速传输。　　

DDR2 I/F 测试要求

DDR2 I/F的数据传输频率很高，并且对传输信号的品质要求也比较高，爱德万测试提供了以T6577+DDR2 　I/F option module的方式满足了DD2 I/F的各种性能测试及低成本的测试要求。

下面以DDR667（数据频率667Mbps）为例，简单介绍对其进行测试时相应的信号管脚上需要的测试条件以及与其对应的测试方法：

　　

　 DQS/DQn测试条件：信号频率: 667Mbps　接口规格:SSTL18
　　

　 Clock测试条件：信号频率：333Mbps　接口规格：SSTL18
　　

　 DQS与DQn之间的关系：通过DQS信号控制DQn管脚上数据连续的输入和输出。
　　

　 AC参数测试条件：通过option module提供高频时间参数的测试条件。
　　

　 DC 参数测试条件：通过T6577内置的MDC,UDC测量单元对DDR2 I/F的DC参数进行高精度测试。

　　T6577+ DDR2 I/F option module原理图

　　

　 667Mbps/SSTL18输出信号 ：T6577高速输出模式可以对应
　　

　 333MHz/SSTL18 时钟信号连续提供：Option可以提供低jitter的信号
　　

　 要求option可以检测DQ以及DQS的输出以及它们之间的关系：利用option的Source Synchronous功能和SDR功能可以对应
　　

　 667Mbps/SSTL18输入输出信号的精度保证：　通过Dual Transmission Line和option是信号达到精度要求
　　

　 AC测试中DQS和strb信号之间有一定的延迟：通过option可以提供可变的时间延迟，延迟时间±1nS，分辨率20pS
　　

　 DC测试：T6577的DC测试单元可以对应

T6577对应测试方法

利用T6577+ DDR2 I/F option module可以实现对DDR2 I/F DQ和DQS管脚上信号的测试。图6和图7显示出了在不同的数据输入/输出周期T6577可以完成的测试项目和完成DDR2功能测试提供的测试条件。

结论

通过上述介绍可以看出T6577 + DDR2 I/F Option module完全可以满足高速DDR2 I/F的高速高精度测试要求，实现了低成本的DDR2 I/F的测试。T6577作为通用SOC测试系统，可以满足各种SOC,ASIC,RF/MIXED芯片的测试要求，完成各种类型芯片的高速高精测试。