采用0.35微米常规互补金属氧化物半导体电路(CMOS)工艺，研制出合成时钟频率达2千兆赫兹的新一代不需要只读存储器的低功耗直接数字频率合成(ROM-LESS DDS)高速芯片。目前，这种CMOS DDS结构方式的芯片速度指标处于国际同类芯片领先地位，此前国际上报道的类似芯片的合成时钟频率仅为1.2千兆赫兹。
据此项成果所撰写的学术论文被国际电气电子工程师学会(IEEE)电路与系统的顶级学术会议IEEE ISCAS2005录用，并被邀请在分会作报告。同时，半导体所科研人员还提出并流片验证了一种新型融入Σ/Δ技术的DDS芯片，据该项工作撰写的学术论文成为中国大陆首篇被“国际电气电子工程师学会超大规模集成电路(VLSI)2005年会”录用的论文。
据了解，中科院半导体研究所半导体神经网络及模糊逻辑高速电路实验室的科研人员，基于长期积累的电路超高速工作芯片设计及高速数字模拟转换器芯片设计两项技术，并结合专为DDS开发的算法，在目前性价比较高的0.35微米CMOS工艺平台上，采用电流型逻辑电路结构及流水线的系统结构方式实现了2千兆赫兹的时钟合成，试验流片后的芯片测试证实了设计的正确性。值得一提的是，这种方式的实现，意味着该实验室目前已具备了在0.35微米CMOS工艺上设计2千兆赫兹的高速数字模拟转换器的能力，也意味着若采用尺寸更小的更为先进的制作工艺来设计制作DDS芯片，合成频率将会更高。
据介绍，常规DDS方法的优点是合成频率精确、合成速度快，缺点是由于合成中采用不同的脉幅信号拼接而成，因此合成信号存在截断噪声，影响信号的分辨率。
该所科研人员利用实验室研发的数字模拟转换器集成电路(DAC IP)硬核，提出结合Σ/Δ技术，将截断噪声进行频谱搬移，研发新型高分辨率直接频率合成芯片。这项工作完整地证明了新型DDS芯片的准确性。这是世界上首次完整地开展此方案的研究工作。新方案的实现，意味着DDS在实现相同精度下，采用Σ/Δ技术后，可以降低数字模拟转换器的分辨率要求。而数字模拟转换器在DDS芯片中所占面积最大，这意味着在相同参数指标下，新技术方案在系统集成中可以使芯片面积大大缩小，因此具有重要的实用价值。
