芯片密度增2倍 台积电45nm制程9月量产

   台积电表示，预计于今年九月即可完成45纳米制程验证并开始为客户生产产品，此一制程结合了最先进的193纳米浸润式曝光显影制程(immersionphotolithography)、大幅增进芯片性能的应变硅晶，以及超低介电系数(Extremelow-kdielectric,ELK)组件连接材料等竞争优势。 
    与65纳米制程相比，使用45纳米低耗电量(Lowpower,LP)制程生产的芯片组件密度倍增，并具备耗电量以及单颗芯片生产成本大幅降低的优势。此新制程在降低耗电量的同时，预计能够提升产品功能达40%或减少组件尺寸达40%。这些优势对系统单芯片的产品设计相当重要，可以进一步缩小手机、便携式多媒体播放机、PDA以及其它手持式产品的尺寸。

    此外，使用台积电的45纳米泛用型(Generalpurpose)及高性能(Highperformance,GS)制程生产的芯片密度可达两倍以上，在相同水准的漏电流情况下，速度可增加30%以上，这些对个人电脑产品应用、网络以及有线通讯产品而言是极为重要的优势。由于台积电的45纳米低耗电量及高性能制程大幅提升了芯片的性能，因此已经获得客户的广泛采用。 
    关于台积电45纳米制程 
    台积电45纳米制程结合了193纳米浸润式曝光显影制程，以及超低介电系数组件连接材料。由于此新制程具备相当高的组件密度以及高密度的六晶体管存取内存(6TSRAM)，因此在70平方厘米的芯片上，可以容纳超过5亿个晶体管。台积公司计划先推出45纳米低耗电量制程，之后再推出泛用型及高性能制程。 
    此外，45纳米逻辑制程也提供低耗电量三闸级氧化层(Triplegateoxide,LPG)的制程选择。此三种制程均提供多种不同运作电压以及1.8伏特、2.5伏特或3.3伏特的输入/输出电压以满足不同产品的需求。