“两大IC低功耗标准融合需要长期过程！”独家揭密IC低功耗标准之争背后的故事

   我们都希望IC芯片可以越来越小，功能可以越来越强大，但是，我们不知道这两个小小的要求给IC设计人员和EDA产业提出了多么大的挑战。当然，这也给EDA产业带来了新的发展机遇，2007年新年伊始，围绕IC低功耗标准，两大阵营开始了激烈竞争，一方是EDA三大巨头的Cadence公司，他们拥有的优势是受用户驱动，并已被用户采用，他们的产品是通用功率格式（CPF），而另一方是Synopsys、Mentor Graphics、Magma公司这样的明星阵容，拥有的优势是被IEEE看好。他们的产品是统一功率格式（UPF）。按说，竞争可以让消费者获益，但是这次两大低功耗标准的斗法受害的却是用户，因为他们在设计的时候，需要面对两种语言格式：CPF和UPF。自然地，如果能将两种标准融合则是皆大欢喜的结局，有人预测今年的DAC会议上，两大标准有望融合成功，但是，在电子工程专辑近日采访了Cadence和Si2有关高层后，我们认为这个融合不是短期可以实现的。 
   融合之路还很漫长 
   近日，Si2 VP Frank Childers在就CPF和UPF的融合问题上接受采访时指出：“一个标准的制定一般需要3个阶段，一是规范起草阶段，二是推荐阶段，确定工作流程，三是采纳阶段。目前关于融合标准的规范起草阶段进展较慢。更不要说以后的过程了。”所以他指出：“这是个长期的过程！”很多人认为两大标准在今年7月的DAC会议上有望达成融合，对此他表示两大标准肯定是要融合的，而且Si2已经提出了建议在DAC会议上和UPF标准人员进行有关磋商，他强调：“只要UPF标准制定人员或IEEE工作组愿意和LPC就融合进行商谈，我们愿意推进标准的融合。”不过他也指出，关于CPF未来的发展，主要是低功率协会（LPC）来决定。LPC会员目前有18个，包括AMD、 Apache Design Solutions、ArchPro、ARM、Atrenta、Azuro、Cadence、ChipVision、Freescale、Golden Gate Technology、IBM、Intel、LSI Logic、NXP、Sequence Design、STMicroelectronics和Virage Logic。 
   一场群众运动 
   与UPF的官方背景相比，CPF有的只是群众基础，这个群众就是众多的客户，所以CPF更考虑从用户的角度出发获得支持。Cadence产业联盟高级副总裁Jan Wills强调：“我们的CPF就是以用户为中心--用户驱动、用户采用。”她强调目前很多客都已经在使用CPF开发产品，并收到了良好的效果。她举例说ARM1176测试芯片就利用CPF完成了从RTL到GDSII有关低功耗设计工作。她透露已经有NXP、Freescale、NEC等公司利用CPF进行芯片的低功耗设计。Frank Childers表示CPF 1.0版本已经被300多家公司下载，显示已经受到IC设计公司的关注。Jan还就某些媒体报道的“CPF版权不明问题”进行了澄清，她指出：“CPF已经捐献个了Si2，其版权100%属于Si2！”对于Magam公司在CPF专利排除期提出的临时专利申请，她表示这个声明对CPF没什么影响。因为“Magma也是只表示CPF可能会和他们的专利技术有冲突。”她笑称UPF内部成员之间还存在专利纠纷问题（指2004年Synopsys和Magma之间关于专利侵权的诉讼），   如何进行对融合标准的IP保护？ 
   EDA的未来 
   随着半导体技术向更小工艺节点演进，很多设计难题摆在了EDA工具商的面前。Jan表示Cadence未来要加强和生态系统里伙伴的合作，共同解决IC设计方面的新挑战。她表示在目前的低功耗工具开发方面，Cadence就和TSMC进行了广泛的合作，她表示未来Cadence还会加强和晶圆代工厂的合作，解决诸如时序、DFM方面的挑战，她透露继低功耗问题之后，Cadence要解决另个问题是有关验证的问题。她表示目前IC设计者在验证方面花费的时间太多了，未来Cadence会考虑解决这方面的难题。作为一名在EDA产业工作多年的老兵（注：因为工作突出，Jan获得了2006年硅谷产业杰出女性奖）。她建议IC设计公司多考虑芯片架构，以实现差异化。