VectorBlox 3.0 是面向 PolarFire FPGA 与 PolarFire SoC 的边缘 AI 神经网络推理一体化工具链，配套 CoreVectorBlox 硬件 IP 核，SDK 与 IP 均免费提供给开发者，于 2026 年 7 月发布。其核心升级来自收购 Neuronix 所获得的稀疏神经网络压缩与硬件加速能力，主打低功耗、任务关键型边缘 CNN 推理，覆盖航空航天、防务与工业视觉等场景。
底层思路是 overlay（覆盖式）IP 架构：不需要重新综合 FPGA 比特流，只需加载神经网络权重二进制文件即可切换 AI 模型，大幅降低 FPGA AI 的迭代成本。
一、CoreVectorBlox 硬件架构
CoreVectorBlox 是 SDK 配套的加速器硬件 IP，内部由几个关键模块构成。
CNN 卷积加速器（FIA）专门加速卷积与池化运算。3.0 新增了稀疏算子硬件通路，可跳过权重与特征图中的零值计算，减少 MAC 运算量与 DDR 带宽占用。它支持结构化稀疏与非结构化稀疏两种压缩模式：结构化稀疏按规则裁剪权重块，硬件解压开销低、确定性好；非结构化稀疏只存储非零权重与索引，压缩率更高，适合精度敏感场景。
MXP 向量处理器是通用向量单元，负责处理 BN、激活函数、后处理以及各类非卷积层。
AXI4 主接口提供高带宽外部 DDR 访问能力，AXI4-Lite 则用于控制寄存器配置。IP 支持 64/128/256bit 可配置 AXI 位宽，规模可裁剪，便于在 FPGA 资源、算力与功耗之间做权衡。
多网络动态切换能力让同一套加速器 IP 可加载多个模型并在运行时动态切换，从而在单颗 FPGA 上并发处理多路视觉或传感器 AI 任务。整机推理加视频流水线的典型功耗低于 5W，非常适合宇航、机载以及电池供电的边缘节点。
二、完整 SDK 工具链组件
整套 SDK 覆盖模型训练后优化、量化、稀疏压缩、编译、仿真到板上部署的全链路。
模型导入前端支持 TensorFlow、TF-Lite、PyTorch、ONNX 与 OpenVINO，可读取训练好的浮点模型。
量化工具实现 FP32 到 INT8 的量化，支持使用校准集做量化感知优化，并支持稀疏权重联合量化。
稀疏压缩库是 3.0 的核心新增模块，负责对权重与特征图做稀疏剪枝、评估精度损失，并生成供后端编译器使用的稀疏权重格式。它能降低内存占用与 DDR 访存带宽，在稀疏模型下最高可带来 2 倍推理性能提升。
神经网络编译器把量化与稀疏模型映射到 CoreVectorBlox 硬件算子，分配片上缓存与 DDR，最终生成权重二进制文件与运行时驱动 API。
VectorBlox Simulator 仿真器可在 PC 端离线仿真，无需 FPGA 硬件即可提前验证模型精度、延迟与带宽占用，评估稀疏收益。
Model Zoo 预训练模型库提供预优化的 CNN 参考模型，涵盖目标检测、图像分类、语义分割以及航天器视觉导航 SPNV2 等参考网络。
Runtime 运行时库（C/C++ API）运行在 PolarFire SoC 的硬核 RISC-V 处理器上，负责模型加载、权重搬运到 DDR、启动加速器、获取推理结果以及多任务调度。
参考设计与驱动提供图像采集流水线、摄像头接口、帧缓存管理与中断控制，同时支持 Linux 与裸机两种环境。
开发特点在于：软件工程师可直接用 C/C++ 调用推理 API，无需深入 FPGA 的 Verilog/VHDL 开发；硬件工程师只需在初始工程中例化一次 CoreVectorBlox IP，后续更换模型只需软件加载新权重，不用重新跑 FPGA 综合。
三、3.0 核心新增能力
相比 2.0 版本，3.0 的升级集中在以下几点。
首先是原生稀疏神经网络硬件与工具链支持，这是最大升级点，源自 Neuronix 的稀疏压缩技术，可在可接受的精度损失下减少 MAC 运算与内存带宽。
其次是稀疏感知量化，将量化与稀疏剪枝联合优化，避免单独剪枝后再量化导致的精度雪崩。
第三是增强算子支持，扩展了更多 CNN 层，支持轻量化检测与分割网络。
第四是多模型并发调度，可在同一个 CoreVectorBlox IP 上分时运行多个 AI 任务。
第五是仿真器的带宽与功耗评估模型增强，使其更贴近真实 PolarFire 硬件的 DDR 行为。
四、支持模型与算子范围
VectorBlox 3.0 主攻 CNN 卷积神经网络，覆盖图像分类、目标检测、语义分割与视觉里程计等任务。算子层面支持 Conv2D、Depthwise Conv、BN、ReLU、LeakyReLU、Max/Avg Pool、Concat、Add 等标准 CNN 算子。
需要明确的是，它不原生支持 Transformer 大模型，定位是边缘 CNN 推理加速器，而非通用 NPU。
五、完整开发工作流
开发流程从 PC 端开始：用 PyTorch 或 TensorFlow 训练浮点模型并导出 ONNX。随后进入 SDK 工具环节，导入 ONNX，执行稀疏剪枝与 INT8 量化，并评估精度下降情况。接着由编译器将算子映射到 CoreVectorBlox，生成权重 bin 文件。之后在模拟器中进行 PC 仿真，验证推理延迟、带宽与精度。硬件侧则在 PolarFire SoC 工程中一次性例化 CoreVectorBlox IP 并生成 FPGA 比特流。软件侧由 RISC-V 裸机或 Linux 调用 VectorBlox Runtime API，加载权重 bin 到 DDR 并启动加速器推理。最后是验证与调优，实测板端性能，反过来调整稀疏度与量化参数。
六、优势
Overlay 架构带来模型软切换：一次 FPGA 综合之后，后续换模型只需更新权重文件，大幅缩短迭代周期。
稀疏压缩大幅降低 DDR 带宽：边缘 FPGA 系统的外部内存带宽往往是瓶颈，3.0 的稀疏特性正是针对性解决这一问题。
低功耗特性，整机低于 5W，适配宇航、防务与工业低功耗任务关键场景；PolarFire 本身具备 SEU 单粒子免疫能力，非常适合太空应用。
免费 SDK 加免费 CoreVectorBlox IP，显著降低原型验证门槛。
软件友好，提供 C/C++ Runtime，不必精通 FPGA RTL 即可部署 AI。
同时支持裸机与 Linux 两套运行环境。
七、局限与工程风险
它仅支持 PolarFire 系列 FPGA/SoC，不能移植到 Xilinx、Intel FPGA 或 ASIC。
聚焦 CNN，没有 Transformer 原生算子，不适合大语言模型与大型 ViT。
稀疏压缩存在精度与性能的权衡，高稀疏度会带来精度损失，需要反复迭代调优。
算力规模有限，属于边缘低功耗推理范畴，不是高吞吐数据中心 NPU。
依赖外部 DDR，系统设计必须重点做 DDR 带宽预算，多模型并发场景下带宽容易成为瓶颈。
3.0 版本较新，生态与参考案例仍在持续扩充中。
八、典型应用场景
在航空航天领域，用于卫星视觉导航、交会对接与空间碎片检测（如 SPNV2 网络），并依托 PolarFire 的抗单粒子效应能力。
在防务领域，用于机载与弹载的低功耗视觉目标检测。
在工业视觉领域，用于缺陷检测、目标追踪与读码。
此外也适用于车载边缘感知与低功耗摄像头等场景。
九、与其他 FPGA AI 方案对比
横向来看，VectorBlox 3.0 来自 Microchip，核心特点是 overlay IP 加稀疏 CNN 加速，绑定 PolarFire 平台，模型切换通过软件加载权重实现、无需重新综合，目标场景是宇航、防务与低功耗边缘 CNN。
Vitis AI 来自 AMD（Xilinx），采用 DFX/overlay 方式，支持通用 CNN 与少量 Transformer，但部分场景仍需重新综合，主要面向通用工业与高端边缘。
Intel OpenVINO for FPGA 是 Intel 的 FPGA CNN 加速器方案，多数情况下需要重新综合，主要用于工业视觉。
三者的差异核心在于模型切换方式与目标场景定位：VectorBlox 以软件加载权重、免重综合的低功耗边缘路线见长，另外两者则在通用性与高端算力上更强，但模型迭代往往要重新走综合流程。
十、工程设计要点
IP 配置上，应根据模型的最大特征图尺寸选择 CoreVectorBlox 的 AXI 位宽与片上缓存大小，在 LUT/BRAM 资源与带宽之间做权衡。
DDR 带宽预算方面，稀疏模型可显著降低带宽压力，而未稀疏模型则必须重点评估 DDR 吞吐是否够用。
稀疏调优时，优先采用结构化稀疏，稳定性更好；非结构化稀疏适合对精度要求更高、且愿意承担少量解压开销的场景。
软件架构上，由 RISC-V 硬核负责任务调度与图像预处理，CoreVectorBlox 专注推理，实现软硬件解耦。
可靠性方面，宇航场景可利用 PolarFire 的 SEU 加固能力，同时在软件层增加推理结果校验机制。
注：以上内容综合自公开资料，仅供学习参考。
