同步降压DC-DC（集成MOS或SIP模块）属于开关电源，LDO低压差线性稳压器属于线性电源。二者除功率回路外，均配有一套逻辑控制接口引脚，用于使能控制、上电时序管理、状态反馈、外部同步、保护及模式选择。在ADAS域控、AI主板、SAR-ADC模拟前端等系统中，广泛采用“Buck预稳压+LDO后级净化”的组合架构，二者逻辑接口的配合直接决定了上电顺序、系统稳定性以及模拟电源的噪声水平。
一、逻辑接口引脚分类
两类器件的逻辑引脚在功能上高度对应，主要包含以下几类：
使能输入（EN）：控制芯片开启或关断输出，逻辑电平有效。
电源好信号（PGood/PG）：开漏输出，指示输出电压已达到设定阈值。
模式选择（MODE）：部分型号具备，用于选择PWM/PFM工作模式或LDO旁路等。
软启动（SS）：部分型号提供，通过外接电容设置输出电压上升斜率，抑制上电浪涌。
同步时钟（SYNC）：仅DC-DC具备，用于输入外部时钟同步开关频率。
外部反馈（FB）：通过电阻分压设置输出电压。
故障输出（FAULT）：少数型号提供，用于过温、过流等故障告警，开漏输出。
降噪引脚（NR）：LDO特有，外接电容降低输出噪声。
绝大多数引脚为逻辑电平接口，兼容1.8V–3.3V MCU IO；少数车规器件支持5V耐压。
二、使能引脚EN
Buck DC-DC：高电平开启，低电平关断（部分可配置反相）。关断状态下内部MOS停止开关，部分芯片带内部输出放电管。控制方式有两种：一是由MCU IO直接控制，实现精确的上电时序，例如先开启5V Buck，再开3.3V，最后开1.8V内核电源；二是通过电阻分压从VIN自使能，输入电压达到阈值后自动启动，无需MCU干预。
LDO：EN逻辑功能与Buck一致。关断时输出可呈高阻态或内部放电，具体取决于型号。
工程注意：EN引脚内部上拉/下拉电阻各不相同，浮空状态不可靠，严禁悬空，必须外接确定电平。在ADAS和SoC系统中，上电时序依赖EN逐级使能，若DDR与内核电源顺序错误，将直接导致系统不开机。
三、电源好信号PGood/PG
PGood为开漏输出，必须外接上拉电阻，不能直接驱动。
Buck DC-DC：当输出电压进入设定窗口（例如92%–108% VOUT）时，PGood变为有效低电平；发生欠压、过压或热保护时，PGood拉高（无效）。典型用途包括：将前一级Buck的PGood连接到后一级LDO的EN，实现纯硬件自动上电时序，无需MCU参与；同时可作为SoC的复位或上电就绪信号。
LDO：PG监测LDO输出状态，压差过大、热关断或输入欠压时，PG置为无效。
典型时序链路：12V输入→Buck1（5V）→PGood→LDO_EN→LDO（3.3V）→LDO_PG→下一级使能。需注意，PGood内部设有去毛刺延时，通常为几百微秒至几毫秒，用于滤除输出瞬态抖动。
四、模式选择引脚MODE
同步Buck DC-DC：MODE拉高时进入强制PWM模式，开关频率固定，纹波恒定，适合为SAR-ADC、MEMS、CAN收发器等噪声敏感模拟电路供电，缺点是轻载效率较差。MODE拉低时为自动PWM-PFM模式，重负载时PWM，轻载时降频PFM以提升效率；缺点是开关频率随负载变化，频谱分散，噪声增大，不适合模拟采样。SIP集成电感模块同样具备MODE引脚。
LDO：部分高性能LDO提供正常模式与低噪声模式选择；少数支持LDO旁路模式，此时Buck直通，LDO仅作滤波。
五、软启动引脚SS
Buck DC-DC：SS引脚外接电容，电容值决定输出电压上升时间，近似关系为Tss ≈ Css × Kss。增大Css可使上电更平缓，抑制输入浪涌电流，保护前级电源。该特性在多轨电源、大输出电容系统中尤为重要，可避免上电瞬间拉垮输入母线。
LDO：高端LDO带有SS功能；简易LDO无外部SS引脚，内部固定软启动时间。
六、同步引脚SYNC
仅开关DC-DC具备。输入外部方波时钟后，Buck开关频率将跟随外部时钟。用途包括：多颗Buck同步工作以减小输入纹波；避开敏感频段，防止开关频率干扰ADC采样带宽。LDO无开关动作，不存在SYNC引脚。
七、反馈引脚FB
Buck DC-DC：输出电压通过电阻分压接至FB，内部参考基准一般为0.6V，公式为VOUT = VREF × (1 + RTOP/RBOT)。FB走线必须远离SW噪声节点，否则会引起输出抖动。
LDO：可调版本LDO同样采用FB分压设置输出电压；固定输出版本无FB引脚。
八、LDO特有降噪引脚NR
NR引脚外接纳法拉级电容，对内部基准电压进行滤波，可大幅降低LDO输出噪声，对SAR-ADC模拟电源至关重要。Buck不具备此引脚。
九、Buck与LDO组合系统典型应用
以12V→同步Buck（5V）→LDO（3.3V_ANA）为SAR-ADC/IMU模拟部分供电的架构为例：
Buck的EN由MCU控制开启；Buck输出达到正常值后，其PGood拉低并接入LDO的EN；LDO收到使能后输出3.3V模拟电源；LDO的PGood通知MCU模拟电源就绪，可启动ADC采样。同时，Buck的MODE拉高进入强制PWM模式，保证开关频率固定；LDO的NR引脚接电容抑制输出噪声。该设计的核心思想是：Buck负责高效率功率转换，LDO负责后级噪声净化。
十、关键工程易错点
PGood为开漏输出，必须上拉，浮空会导致随机跳变，引发时序错乱。EN、MODE等引脚严禁悬空，内部上拉/下拉在不同芯片间差异很大。给ADC、MEMS等模拟电路供电时，Buck应配置为强制PWM模式，避免PFM变频噪声干扰。SS电容并非越大越好，启动过慢会导致系统超时复位。LDO的EN逻辑电平需注意与前级PGood的电平域匹配，例如5V上拉的PG信号不能直接接入仅支持3.3V的LDO_EN。车规ADAS域控中，所有逻辑引脚需考虑故障状态下的安全状态，失效时PGood必须可靠指示故障。
十一、DC-DC Buck与LDO逻辑接口对比总结
使能EN方面，Buck控制开关功率变换的启停，LDO控制线性通路的启停，二者均支持。电源好信号PGood，Buck监测开关电源输出，LDO监测自身输出，均为开漏。模式选择MODE，Buck支持PWM/PFM轻载模式切换，LDO少数型号支持噪声/功耗模式。软启动SS，Buck可外接电容配置，LDO多为内部固定，少数外接。同步时钟SYNC为Buck独有，LDO无此功能。降噪引脚NR为LDO特有，对模拟电源至关重要，Buck无此引脚。噪声特性上，Buck存在开关纹波但可通过MODE控制，LDO输出噪声极低，专用于净化模拟电源。
注：本文信息综合自公开技术资料，仅供学习参考。
