腾华半导体公司的高端半导体设计服务分公司Silicon Logic Engineering Inc.今日宣布，已开发出用于ASIC或FPGA设计、可发放许可的Interlaken协议IP内核。
SLE的Interlaken IP内核具有可升级性，其早期版本可通过接口提供10Gbps至60+Gbps的带宽。将来的版本将提供120Gbps以上的带宽。凭借可升级性，Interlaken非常适合于未来的多代网络交换机、路由器及存储设备。通过将SERDES速度(3.125Gbps至6.375Gbps)与不同数量(1至24)的SERDES波道结合，即可实现可升级性。
SLE的Interlaken IP内核经专门设计及测试，可与多种ASIC及FPGA技术轻松融合，可与大多数领先技术供应商提供的现成SERDES一同使用。使用供应商特定且技术成熟的SERDES，能让SLE客户将Interlaken IP内核快速融入客户选择的技术中。
开放式Interlaken规范由Cortina Systems及思科系统共同编写，以提供比先前协议更具扩展性的芯片至芯片接口协议。Interlaken综合通用SPI4.2及XAUI接口的优点，既具有SPI4.2的信道化及每个信道流量控制功能，还通过使用高速SERDES技术减少芯片I/O管脚的数量(类似于XAUI)。
Cortina Systems内部人士表示，“通过与SLE合作，客户可在通信设备中采用开放式标准的高性能系统接口Interlaken。Interlaken 能让硅供应商将其组件升级至40Gbps及以上，简化设计幷降低开发成本。”SLE相关人员也表示：“SLE Interlaken IP的用户将发现，与先前的互连IP相比，该产品更易于评估、整合及建模。SLE的开发目前正是如火如荼。我们当前正与早期客户及主要ASIC及FPGA供应商共同提供多种技术的Interlaken，如同我们在推出SPI4.2 IP时所做的工作一样。”
