腾华半导体旗下分公司SLE推出高速Interlaken互连协议IP内核

      腾华半导体公司的高端半导体设计服务分公司 Silicon Logic Engineering Inc. （SLE）宣布，已开发出用于 ASIC 或 FPGA 设计、可发放许可的 Interlaken 协议 IP 内核。   

　　SLE 的 Interlaken IP 内核具有可升级性，其早期版本可通过接口提供 10Gbps 至 60+Gbps 的带宽。将来的版本将提供 120Gbps 以上的带宽。凭借可升级性，Interlaken非常适合于未来的多代网络交换机、路由器及存储设备。通过将 SERDES 速度（3.125Gbps 至 6.375Gbps）与不同数量（1 至 24）的 SERDES 波道结合，即可实现可升级性。 

　　SLE 的 Interlaken IP 内核经专门设计及测试，可与多种 ASIC 及 FPGA 技术轻松融合，可与大多数领先技术供应商提供的现成 SERDES 一同使用。使用供应商特定且技术成熟的 SERDES，能让 SLE 客户将 Interlaken IP 内核快速融入客户选择的技术中。 

　　开放式 Interlaken 规范由 Cort   
ina Systems 及 思科系统共同编写，以提供比先前协议更具扩展性的芯片至芯片接口协议。Interlaken 综合通用 SPI4.2 及 XAUI 接口的优点，既具有 SPI4.2 的信道化及每个信道流量控制功能，还通过使用高速 SERDES 技术减少芯片 I/O 管脚的数量（类似于 XAUI）。