摘要
有限脉冲响应(FIR)和无限脉冲响应(IIR)滤波器都是常用的数字信号处理算法---尤其适用于音频处理应用。因此，在典型的音频系统中，处理器内核的很大一部分时间用于FIR和IIR滤波。数字信号处理器上的片内FIR和IIR硬件加速器也分别称为FIRA和IIRA，我们可以利用这些硬件加速器来分担FIR和IIR处理任务，让内核去执行其他处理任务。在本文中，我们将借助不同的使用模型以及实时测试示例来探讨如何在实践中利用这些加速器。
图1.FIRA和IIRA系统方框图
简介
图1显示了FIRA和IIRA的简化方框图，以及它们与其余处理器系统和资源的交互方式。
● FIRA和IIRA模块均主要包含一个计算引擎（乘累加(MAC)单元）以及一个小的本地数据和系数RAM。
● u 为开始进行FIRA/IIRA处理，内核使用通道特定信息初始化处理器存储器中的DMA传输控制块(TCB)链。然后将该TCB链的起始地址写入FIRA/IIRA链指针寄存器，随后配置FIRA/IIRA控制寄存器以启动加速器处理。一旦所有通道的配置完成，就会向内核发送一个中断，以便内核将处理后的输出用于后续操作。
● u 从理论上讲，最好的方法是将所有FIR和/或IIR任务从内核转移给加速器，并允许内核同时执行其他操作。但在实践中，这并非始终可行，特别是当内核需要使用加速器输出进一步处理，并且没有其他独立的任务需要同时完成时。在这种情况下，我们需要选择合适的加速器使用模型来达到最佳效果。.
在本文中，我们将讨论针对不同应用场景充分利用这些加速器的各种模型。
图2.典型实时音频数据流
实时使用FIRA和IIRA
图2显示了典型实时PCM音频数据流图。一帧数字化PCM音频数据通过同步串行端口(SPORT)接收，并通过直接存储器访问(DMA)发送至存储器。在继续接收帧N+1时，帧N由内核和/或加速器处理，之前处理的帧(N-1)的输出通过SPORT发送至DAC进行数模转换。
加速器使用模型
如前所述，根据应用的不同，可能需要以不同的方式使用加速器，以最大限度分担FIR和/或IIR处理任务，并尽可能节省内核周期以用于其他操作。从高层次角度来看，加速器使用模型可分为三类：直接替代、拆分任务和数据流水线。
直接替代
● 内核FIR和/或IIR处理直接被加速器替代，内核只需等待加速器完成此任务。
● 此模型仅在加速器的处理速度比内核快时才有效；即，使用FIRA模块。
拆分任务
● FIR和/或IIR处理任务在内核和加速器之间分配。
● 当多个通道可并行处理时，此模型特别有用。
● 根据粗略的时序估算，在内核和加速器之间分配通道总数，使二者大致能够同时完成任务。
● 如图3所示，与直接替代模型相比，此使用模型可节省更多的内核周期。
