实验是想研究Q3偏置电阻对Q4导通情况的影响。电路的设计需求是Q3导通Q4截止，反之亦然。然而可能在Q3导通而VCE较大时，Q4也随之导通。这种情况在Q3负载电容R29固定时，往往是由R27取特定范围值导致的。在PSpice中做个DC扫描，R27从100k变化到10M，结果发现Q3确实不用完全关断Q4就导通了，而且R29的电流不会降低太多，也就是R29的分压没降低多少Q4即可导通，此时Q3对R29分压影响迅速降低，Q4开始保持R29的分压。这个电路的问题在于Q3对Q4的开关界限不够明显，在R27取值合适的情况下，比如要么小于2M要么大于3M，电路没有问题，否则会导致之前所担忧的情况。
尝试在Q3与Q4之间增加一个二极管，以增加Q4导通的门槛。结果发现有一点点用，但是这个二极管的压降还很小，对开关性能的改善不大。无论把这个二极管换成数个二极管的串联，还是换成稳压管，漏电流都是个问题，足以造成Q4的弱导通，这里就不上图了。下一步考虑MOS管。
图1
图2
图3
图4
