当今领先半导体器件的特大型设计可能会因需要大量计算资源、测试向量生成时间太长或在设计流程中执行得太晚而受到拖累。TessentTestKompress? 工具通过提供采用层次化可测试性设计 (DFT) 方法的自动功能来解决这些问题。三星代工厂解决方案参考流程包括在寄存器传输级 (RTL) 设计阶段早期自动插入的 TestKompress 扫描压缩逻辑控制器和 Tessent ScanPro 片上时钟控制器。只要内核设计准备就绪，Tessent TestKompress 即可用于在设计流程早期创建该内核的测试向量。这些测试向量可直接重复使用，并自动重定向到全芯片设计。因此，可将用于自动测试模式生成 (ATPG) 的计算资源和 ATPG 运行时间提高一个数量级。Tessent 层次化 DFT 流程中不需要完整的器件网表。
“在 EUV 时代之前推出的这些工艺中，从性能、功耗和面积方面考虑，我们的 8LPP 都是最佳之选。”三星电子代工市场营销副总裁 Ryan Lee 说道。“我们与 Mentor 长期合作，这将使我们的 8LPP 对双方客户而言更具吸引力。Mentor 的 Tessent TestKompress 层次化 DFT 解决方案是此类技术的一个例子，将节省大量测试生成周转时间。”
Tessent TestKompress 工具用于将扫描数据输入共享到 MCP(多核处理器)设计中的众设计内核。共享输入管脚可实现更高级别的测试向量压缩，而这关系到降低生产测试成本。Tessent Diagnosis 和 TessentYieldInsight? 工具用于查找系统性良率限制因素并提高制造良率。这些工具包括执行反向模式映射的自动化，可令失效生产模式直接映射到与其相关的层次化模块。对目标模块执行诊断可以大大缩短诊断时间，减少计算资源。
“规模更大且更加复杂的设计需要额外的 DFT 和自动化才能满足上市时间和测试成本要求，而借助三星代工厂的 8LPP 便可以实现。”Mentor Tessent产品系列营销总监 Brady Benware 说道。“该参考流程中的关键功能，如层次化 DFT，目前被业界广泛采用，对于此新工艺技术的成功至关重要。”
