增加电路密度而不必移动到新技术节点的优势使得垂直扩展成为半导体行业的强大驱动力。但它也有一系列挑战，其中关键的挑战便是刻蚀能力。
增加电路密度而不必移动到新技术节点的优势使得垂直扩展成为半导体行业的强大驱动力。但它也有一系列挑战，其中关键的挑战便是刻蚀能力。
随着晶圆厂已经在制造超过90层的NAND器件，他们需要50:1或更高深宽比 (HAR) 的存储孔结构。
这意味着晶圆厂需要埃米级的轮廓控制同时在特征结构中进行多微米深刻蚀。刻蚀这样的孔洞时我们会面临传输限制的根本性挑战。中子和离子都不能充分到达孔的底部，而通过增加离子能量来解决这一点会消耗顶部的掩膜。因此，高深宽比刻蚀会出现关键尺寸变化、不完全刻蚀和扭曲等问题，这就要求刻蚀能力具有选择性和精确性。
不过挑战并未就此结束。芯片设计的要求是，在每一片晶圆上同时刻蚀超过一万亿个孔，且需要这些孔均匀并可预测。当大批量生产要求晶圆厂每月生产140万片NAND晶圆时，刻蚀挑战变得更加复杂，并可能对位成本生产重大影响（图1）。
行业需要颠覆性的生产力解决方案，以保持节点到节点的成本降低曲线，不仅是现在，未来的节点也是如此。Sense.i智能刻蚀将凭借其大数据能力，在一个小小的空间中为刻蚀技术的未来设定步伐。
