IMEC声称，其coarse-grained(粗糙纹理型)VLIW多处理器架构ADRES (Architecture for Dynamically Reconfigurable Embedded Systems，动态可重配嵌入架构)被作为视频解码可重配置处理器开发的基础，所节省的功率比流行的C编程处理器高达6到12倍。
ADRES具备使用同一种C编译器，在工作于超长指令字模式下功能单元的一维阵列和处理元素的二维阵列之间调配自如的能力。这一动态适配能力是使功能单元引起静态VLIW设备功耗问题的“no-ops”出现最小化的途经。
该处理器支持MPEG-2、MPEG-4 和 H.264/AVC视频解码，分辨率从QVGA高至D1。通过FPGA实现在CIF分辨率以30帧/秒 H.264/AVC 视频解码展示了其功能。为了实时解码CIF分辨率视频，这款多媒体的ADRES处理器的总容量(50MHz)只用了六分之一，ASIC实现时仿真功耗约为17mW。
IMEC表示，取得高能量效率表明ADRES及其编译器适合于集成到便携式无线多媒体装置内。IMEC的一位高官进一步表示，IMEC可能将向工业界提供这种处理器。
“有了这款演示器，我们在多模式多媒体项目中取得了非常重要的里程碑。它表明，ADRES架构模板及对应的编译器对于支持工业产品开发转移足够稳定和可操作。”IMEC负责设计技术的副总裁Rudy Lauwereinsbiaoshi表示。
ADRES是在IMEC的多模式多媒体 (M4)工业联合项目名义下开发的。三星电子和飞思卡尔半导体公司均为M4项目的会员， Barco Silex对多媒体处理器设计工作有所贡献。
