每隔几年，几乎所有市场上广泛普及的高频串行通信标准(PCI-Express、USB、以太网、同步光网络(SONET)、串行ATA(SATA)、Infiniband等)都会被修订，以更好应对如今数据饥渴型社会的更高期望。随着这些标准新版本的推出，市场对支持它们的电子电路的需求也加强了。集成在当代系统应用中的高性能时钟产生及分配器件使用频域参数，也就是相位噪声和相位抖动来描述它们的性能。本文探讨相位噪声图怎样配合估计制造商数据表上没有明确提及的时钟器件特性，使工程师能够更好地评判针对特定应用的适合情况。
当应用高速串行链路时，可以利用周期抖动来推导相关位误差率(BER)。时钟器件的抖动传递及PLL带宽也是重要衡量标准，因为透过这些参数有可能更好推测输入源或输入时钟会怎样影响器件的输出。所有这些都将帮助工程师选择符合他们需求的恰当时钟器件。然而，这些参数很少直接标明，故必须进行计算。
抖动传递
抖动传递揭示一定偏移频率范围内的衰减量或产生的噪声。它由锁相环(PLL)的环路滤波器响应来确定。相位噪声图提供所有偏移频率时的噪声密度，因此它包含确定时钟器件抖动传递所必要的数据。显示抖动传递、产生及衰减的最佳方式，是使用在较低偏移频率时拥有较高底噪及在较高偏移频率时拥有较低底噪的时钟源。在低频时，PLL将高源噪声传递至输出；而在高频时，它将显示固有底噪，这是PLL低通带宽特性的缘故。
低带宽PLL即使在较低偏移频率时也能衰减抖动，PLL带宽越低，在此等频率时的衰减性能也会更高。然而，低带宽PLL存在响应时间较慢的缺点——它会花费时间来跟踪输入时钟变化。大多数网络通信链路在较低偏移频率时的约束不那么严格。
