麻省理工学院(MIT)的研究人员指出，今天我们都在使用片上总线和环状拓朴，但它们所带来的麻烦可能要比它们能贡献的价值还要多，这也推动了片上网状网络(on-chip mesh network)成为大规模并行处理器的首选架构。
英特尔几年前便曾经在实验性的80核心TeraFLOPS处理器上采用芯片上网状网络和整合的路由器，不过，一直到最近，英特尔才在8核心XeonE5-2600上使用了环状网络架构，而这是迄今该公司在量产芯片中采用的最先进片上网络 (on-chip network)架构。
然而，将目光拉回环状拓朴，Peh表示，这种架构不过是暂时性的方案罢了，Peh声称他最新的研究显示，在开发16核心什至更高端处理器时，像英特尔、IBM、ARM、飞思卡尔、三星等多核处理器制造商，都不得不开始采用芯片上网状网络架构和整合式路由器。
今天，几乎所有的多核处理器都使用传统总线架构，这种架构必须在核心上布建总线，以便与其他核和存储器连接，但Peh表示，这种总线架构将在四核处理器终结，部份芯片制造商已经往双总线架构转移，而英特尔的Xeon E5-2600也开始采用环状网络拓朴。而在16核和未来更先进的处理器中，所有的制造商都将开始采用片上网际网络(Internet-on-a-chip)拓朴架构。
“未来的多核处理器将不得不通过把资讯转化成封包的方法，像连网电脑一样地进行沟通。每一颗核心都会有自己的路由器，它们会透过数个路径中的任何一个发送封包，而路径的选择则取决于网络的整体情况。简言之，环状架构要比总线架构要好得多，但效能却又比不上网状网络。环状网络无法扩展到超过16个节点，”麻省理工学院的电机工程暨电脑科学副教授Li-Shiuan Peh说。
一个芯片上的网状网络“可以在所有核心上建构网格，因此，在所有节点之间便会产生许多可能的路径，”Peh说。“而随着你不断扩充核心数量，延迟还会更低。另一方面，由于有更多可能的跨核心传输路径，因此频宽也将会大幅提升。”
Peh将在今年六月的Design Automation Conference中展示他与MIT教授Anantha Chandrakasan和博士生Sunghyun Park合作进行的研究成果。他们展示的芯片显示了使用仅300mV电压波动时，采用片上网际网络拓朴进行封包交换的能源消耗少于38%。
