日前，Avago Technologies宣布其25 Gbps 串化器/并化器 (SerDes) 核心已在28nm 工艺技术上与25G 长距离(LR) 通用电子界面(CEI) 标准兼容。与CEI-25G-LR 兼容可简化数据网络应用的设计，并朝100G 以太网基础架构推进，以延伸云运算、多媒体和虚拟化功能。
“这种兼容性不仅是我们的核心串化器/并化器的又一创举，它还在朝100G 以太网基础架构迈进方面迈出了具有重要意义的一步，”Avago ASIC产品部的副总裁兼总经理Frank Ostojic 说道。“为向 100G 迈进，Avago打算使用我们的25G 串化器/并化器作为未来标准产品的基础。它使用较低功率便可驱动5 米的铜电缆，25G串化器/并化器适用于多种应用程序，越来越多的用户现在可以受惠于它了。”
此外Avago在1月31日到2月1日于美国加州圣塔克拉拉( Santa Clara) 会展中心举行的DesignCon 2012 展览中，展示其25G SerDes 核心的基板应用。内嵌的核心串化器/并化器通常集成到专用集成电路 (ASIC) 中，以用于在网络、计算和存储应用程序间进行数据传输。TE 展台(#411) 和Amphenol TCS 展台(#501) 展示Avago 25G SerDes在30英寸印刷电路板迹线上的运行情况。
Avago 拥有知识产权(IP) 的核心串化器/并化器由于其模块化以及多重速率的构造可以很容易进行集成应用。Avago可以将400多个串化器/并化器通道集成到一个ASIC中。28nm Avago核心串化器/并化器使用独特的决策反馈等化(DFE)构造，因此具备多种关键性能差别，如总能耗低、一流的数据延迟性能，以及一流的抖动和防串音干扰性能。
