两个产业组织正计划整合他们的技术，目的是为下一代行动矽晶片定义出一种新的高速、低功耗晶片-晶片介面。两个组织分别是 USB 3.0 推动小组，以及 MIPI 联盟，他们希望在明年初完成初步的共同规范。
这个‘超高速晶片间规范’(Superspeed Inter-Chip, SSIC)最初预计支援1.2~2.9Gb/s的实体层数据传输率，最终还希望延伸到5.8Gb/s。此外，它还为10Kb/s及600Mb/s之间的数据率规划了一个低功耗模式。
SSIC的目标功耗大约是每b/s时1~5皮焦耳(picojoules)，这主要取决于使用模式。在高速模式下，平均总功耗大约为20mW。
这项努力基本上结合了 M-PHY 规格，这是 MIPI 联盟定义的低功耗实体层技术，另外还包括媒体存取控制器以及更高层的USB 3.0 规范软体。 USB 3.0 推动小组旗下的工作小组成员包含了英特尔(Intel)、ST Ericsson和德州仪器(TI)大约在一个月开始商议该规范。
该工作小组目前正在决定要使用USB 3.0规范中的哪些部份做为选项，因为他们可能并不需要晶片介面。“我们希望用现有IP来降低设计成本和上市时间──这与软体再使用有关，”MIPI副主席暨TI OMAP产品经理Brian Carlson说。
SSIC 的目标是成为晶片间连接(ICC)的后继规范，ICC是一种以480/Mb/s USB 2.0规格为基础的晶片介面规范，由晶片设计厂商SMSC所开发。SMSC已开始授权这项技术，并已与高通(Qualcomm)及超微(AMD)签署协议。而新的规范则可望免费提供给主控晶片设计业者，并以10万美元的一次性费用提供给周边晶片设计厂商。
SSIC可能会免费向所有采用 MIPI 联盟规范的会员，以及希望将它用在晶片中的USB 3.0推动小组免费开放。未来厂商们可以在合理和非歧视(reasonable and non-discriminatory, RAND)的基础上取得这项技术授权。
市场对晶片介面的需求相当明确。由于缺乏可提供高吞吐量、低功耗链接等特性的标准，多家应用处理器供应商已经设计了自有的下一代晶片介面。
MIPI联盟希望将其M-PHY打造为通用的晶片-晶片介面。事实上，它已经被指定为六项该联盟自有或仍待审核之互连标准的技术基础。JEDEC还采用M-PHY作为其UFS快闪记忆体介面的一部分。
