IMEC研究机构比较了一种平面晶体管以及两种FinFET垂直结构晶体管，测试其在尺寸微缩能力以及工艺变差控制方面的表现。
参与比较的是分别基于三种晶体管结构的六晶体管SRAM单元及阵列。IMEC由此得出的结论是，对SRAM类产品来说，FinFET器件在工艺变差控制方面以及产品良率方面要优于平面结构CMOS。
据IMEC表示，分别基于体硅衬底和SOI衬底的FinFET结构用于制造中大规模SRAM阵列时，其产品的良率相对平面技术晶体管更高。IMEC还表示虽然不会透露这次测试是基于哪一工艺节点，但猜测应该是在28-22纳米范围之间。
随着器件尺寸不断缩小，各个CMOS晶体管在电气参数方面的差异也会不断增加。这是由晶体管沟道及源漏区掺杂浓度的波动导致的，因此彼此接近的晶体管之间的电气性能差异也会很大。这导致了每一个新技术节点上SRAM存储单元设计的可预测性和可控性恶化。
IMEC表示，由于上述原因，22纳米及以下节点的平面结构六晶体管SRAM器件仍然充满挑战。FinFET器件则显示出较小的漏电流和变异性，有可能以此设计出集成度更高的单元。
基于内存容量大于128KB的SRAM阵列的测试结果表明，两种FinFET器件技术比平面晶体管技术更为优越，晶体管之间的电气参数差异更小，因此相比平面晶体管，允许超低电源供应，VCC电压也更低。对于未掺杂的SOI FinFET器件(SOIFF)，电源可以比平面晶体管要低200mV。基于32M SRAM阵列的测试结果表明，工作电压0.7V、未掺杂的SOIFF良率可达95%，而基于Gbit容量级别的SRAM阵列测试时，工作电压会稍有升高。
FinFET SRAM单元
