东京大学和日本产业技术综合研究所合作开出了只用0.5V电压就能驱动的SRAM（论文序号11.7）。能够将SRAM的工作电流比原来削减32%，而不增大单元面积。通过将构成SRAM的6个MOSFET更换成强介电FET（MOSFET栅极部分夹有强介电质的FET）得以实现。这是东京大学研究生院工学系研究科副教授竹内健的研究小组和日本产业技术综合研究所电子研究部门新元件研究组（组长酒井滋树）的成果。
东京大学等此次通过理论计算得出，利用强介电FET，能够扩大构成SRAM的晶体管的阈值电压限定范围（允许偏差）。这样，可将原来下限为0.61V的SRAM驱动电压降至0.5V。通过降低电压，可将SRAM的工作电流减少32%。
使用强介电FET之所以能够扩大SRAM的工作限制范围，是因为在写入数据稳定的方向上强介电FET的阈值电压能够自动调整。这一现象的起因是强介电FET的阈值电压随着由栅极电压极性所决定的极化方向发生改变。在nMOS中，当栅极电压极性为正时，阈值电压降低，当极性为负时，阈值电压升高。而在pMOS中，这种关系则相反。
向此次的SRAM写入数据"0"时，在数据保持节点侧，nMOS和pMOS加载正栅极电压，因此nMOS的阈值电压降低，pMOS的阈值电压（的绝对值）升高。这样，nMOS导通状态和pMOS截止状态分别稳定，难以发生由nMOS和pMOS的阈值电压偏差保持的数据发生颠倒的现象。而数据节点方面，这种机构也发挥作用。写入数据"1"时，数据也自动达到稳定。
这种SRAM除了能够降低驱动电压外，还有两大优点。第一，能够将待机状态下的截止漏电流比原来削减42%。因为截止状态下的FET能够自动调整到阈值电压高的状态。第二，能够提高数据读取速度。因为决定读取速度的nMOS能够自动调整到阈值电压低的状态。
东京大学等研究组认为此次技术"将成为把平面结构MOS FET的寿命延长到极限的方法"（竹内）。现行平面MOSFET随着微细化进程，阈值电压偏差增大，已经难以将驱动电压降至1V以下。尤其是MOSFET集成密度高的SRAM更加难以降低电压。虽然导入Fin FET及完全空乏型SOI（silicon oninsulator）等新结构可以解决该问题，但从制造技术和成本角度来看，尚且无法量产。此次的方法将在MOSFET的栅极部分采用强介电质（在该研究组试制的元件中采用SrBi2Ta2O9）。开发组认为，高介电常数（high-k）栅极绝缘膜/金属栅极的实用化将促使"逻辑LSI导入新材料的可能性进一步增大"（竹内）。
