Altera公司日前宣布推出Quartus II软件9.1——在CPLD、FPGA和HardCopy ASIC设计方面，业界性能和效能突出的软件。与以前的软件版本相比，Quartus II软件9.1新特性和增强功能将编译时间缩短了20％，编译时间比竞争高密度40-nm和65-nm设计仍然快2到3倍。软件新特性是快速重新编译，对于较小的设计改动，这一特性大大缩短了编译时间，而且还支持Altera最新发布的CycloneIV FPGA。
Quartus II软件9.1建立在Altera设计软件一直保持的效能优势基础上。对于高端FPGA，软件实现了业界最快的编译时间，过去5年中，编译时间平均每年缩短20％。最新版软件编译时间上的优势来自于更高效的布局布线算法，更好的多处理器支持以及更快的时序驱动综合等。
快速重新编译实现了更快的设计迭代
快速重新编译新特性使Quartus II软件能够进一步缩短设计编译时间。运行全编译之后，进行小的工程变更(ECO)设计修改时，快速重新编译特性大大提高了设计人员的效能，与再次运行设计全编译相比，编译时间平均缩短了50％。在时序逼近过程中，快速重新编译保留上次设计改动期间的关键时序，明显提高了设计人员的效率。
扩展了对新Cyclone IV FPGA的器件支持
Quartus II设计软件9.1支持三种最小的Cyclone IV GX器件，Quartus II设计软件9.1 SP1将支持其他的Cyclone IV器件。这一版本的Quartus II软件还支持Stratix IV E EP4SE820 FPGA——业界密度最高的820K逻辑单元(LE) FPGA。为Altera最新FPGA系列提供支持使客户能够马上迅速开始最新的Cyclone和Stratix FPGA设计。
Quartus II软件9.1的其他特性包括：
* 渐进式编译非矩形分区——非矩形区域使用户能够建立更紧凑、更高效的平面布局，更容易实现高质量标准。这一新特性为用户提供了更简单方便的介面，在设计划分过程中进行精确控制。
* 增强SSN分析器工具——这一工具增加了对Arria II GX FPGA和Stratix IV GX FPGA的支持，在引脚分配期间，及时反馈可能出现的同时开关噪声(SSN)违规问题。
* 新的扩展IP基本包——三个新存储器控制器支持RLDRAM II、QDRII / II+和DDR1/2/3，该基本包增加到14个知识产权(IP)内核。
* 初步支持VHDL 2008——Quartus II软件提供更灵活的语言结构，使用户能够开发可重用的代码结构，继续保持了该软件在语言支持上的领先优势。
* Nios II处理器——现在提供的“/e”型Nios II软核处理器不再需要许可费用。这一版本还标志着Nios II软件开发工具开始支持Eclipse，提高了软件开发效率。
* 扩展OS支持——现在可以支持Linux SUSE 10。
