在来自宏蜂窝基站、医疗成像设备、高速仪器|仪表、视频广播设备、军事等领域的各种新兴应用的推动下，数据转换器行业也在被迫不断进行创新。而在不久前率先推出符合最新JEDEC接口标准JESD204A的高速转换器后，NXP表示，已经做好了进一步加大其在这个领域发言权的准备。
在2009年6月波士顿举行的IEEE微波理论与技术协会(MTT-S)/国际微波年会(IMS)上，NXP带来了该公司开发的全球首款符合JEDEC JESD204A标准的高速数据转换器。并演示了其型号为DAC1408D650的双通道、配备四条全功能JESD204A数据线、每秒采样速率达到650M的DAC与Xilinx公司Virtex-5 FPGA的互通性。
由于传统的并行LVDS I/O已经不适合降低成本、提高系统可靠性、提高集成度、缩短上市时间以及降低设计复杂度等要求，JEDEC固态技术协会JC-16 (接口技术)委员会于去年4月公布了JESD204A串行接口标准。据称，这是2006年该组织公布JESD204标准后最重要的一次修订。
新标准最大的不同在于，它改变了过去一个逻辑器件(ASIC或FPGA)只能通过一条数据线和数据转换器实现一条链路连接、单线同时承载时钟和数据的做法，转而变为一个逻辑器件可与多个同类数据转换器实现多点连接，每个连接有多路数据线。
上述改变的好处是显而易见的。资料显示，由于JESD204规范只有3.125Gbps的数据线，使得单通道和双通道16位数据转换器的采样速率分别局限在(3.125Gbps/20) = 156.25MSPS和78.125MSPS。而JESD204A则允许一个单通道数据转换器通过多个数据线增加了数字I/O接口。举例来说，一个16位的单通道ADC通过四个数据线进行多路输出，所能支持的最大采样率就变成了((3.125 Gbps/20) * 4)=625MSPS。
新标准还大大减少了IC封装I/O的Pin脚。“比如采用传统的并行LVDS I/O，一个14位双通道数据转换器需要(2*14)=28路连接线，相比之下，新型的JESD204A标准只需6路连接线，从而节省近80%的连接线路。” NXP多种半导体市场助理产品市场经理杨杰锋表示。
杨杰锋称，在提高传输速度的同时，线路减少解决了传统并行方法的三个缺点：首先，这些数量众多的线路走线必须相同，在布局上造成了很大的困扰；其次，对于采用BGA封装的逻辑器件来说，布线也更加复杂，并且耗时；最后，灵活性极低，如果需要提高转换器的分辨率，pcb就要重新进行设计，复用性大打折扣。
