半导体制造领域很久都没有这么热烈的话题了。这个话题就是“三维单元”。虽说是三维，并不是芯片层叠，而是在硅晶圆上进行三维层叠存储单元的方法。芯片层叠时，制造成本与层数成比例增加，而最近开发的三维单元技术即使层数增加，成本也不怎么增加。因此，如果应用于NAND闪存等，不依靠微细化，就有望增大容量并降低成本。
之所以层数增加而成本不增加，是因为很多层一起进行微细加工。比如，东芝的开发的“BiCS”三维单元技术，在交叉重叠有栅极电极膜和绝缘膜的膜上，一起开设贯通上下层的柱状孔。其次，在贯通孔的内壁形成绝缘膜和多晶硅沟道膜，最初层叠的栅极电极和后来埋入的多晶硅沟道的交点便全部成为晶体管。当然，能够一起加工的层数有限，目前，需要反复以8层为单位进行开孔加工，而为改善这一点，正在锐意推进技术开发。
在三维单元的技术开发方面，东芝过去一直领先，而最近最大的NAND闪存厂商韩国三星电子正在奋起直追。这种场面在2009年6月于京都举行的半导体技术国际会议“Symposium on VLSI Technology”上已经出现。东芝与三星电子的白热化竞争受到很多与会者的关注。在半导体制造领域，这种热烈景象可以说是久违了。
三星电子已经表现出对东芝的对抗。比如，学会文摘刊登的三星电子三维单元“TCAT”的结构图与东芝2年前发布的BiCS的结构图非常相似。发表内容中，在列举东芝BiCS存在的问题后，三星电子也强烈主张自己的技术不存在这些问题。而东芝的技术人员对此次发布的BiCS改进技术“P-BiCS”似乎非常自信，回答时比较冷静。
不过，东芝也不能疏忽大意。因为双方开发资源有差距。此次学会上，东芝只提出了BiCS这一种方式，而三星电子提出了包括TCAT在内的3种三维单元制作方法。东芝技术人员表示，“由此粗略估计，对方的开发资源就是我们的3倍”。三星电子在多支队伍同时竞争、联赛式推进开发方面非常有名。对此东芝会采取有效的对策吗？笔者希望继续关注。
