英特尔加紧开发新芯片技术 缩小晶体管体积

北京时间6月13日消息，据国外媒体报道，英特尔技术研发团队表示，通过三门(tri-gate)晶体管及其他系列新技术，将有助于进一步压缩晶体管体积，进而开发出下一代高处理能力芯片。　　英特尔技术研发人员称，凭借三门绝缘、高介电值双电子(high-k gate dielectrics)、金属电极及应变硅(strained silicon)等新技术，公司在进一步压缩晶体管体积的同时，还可进一步提高处理性能并防止电流泄漏。英特尔部件研发和技术部门主管兼制造部门副总裁迈克·梅伯里(Mike Mayberry)表示，随着晶体管节点设备变得越来越小，上述新技术确实能解决诸多技术难题。若按照传统方式，在晶体管体积缩小时将消耗更多电能，而且很难对其实施控制。
　　梅伯里称，虽然英特尔可马上将上述新技术投入生产，但目前还不打算这样做，而计划等到2009年公司转入32纳米工艺或2011年转入22纳米工艺时再投入使用。他说：“目前这些技术已达到成熟阶段，因此已可当作产品开发的技术选择。”梅伯里接着表示，自2002年以来，英特尔就一直在研发三门晶体管技术，如今又成功开发出高介电值双电子及应变硅等技术。
　　市场调查公司IC Insights技术副总裁特雷弗·燕西(Trevor Yancey)表示，三门技术意在解决晶体管缩小时所导致的电能消耗和控制问题，但由于应变硅技术取得重大进展，三门技术的开发因此而一度延迟。燕西接着表示，应变硅技术只着眼于近期发展，而不是全新的变革。他说：“集成电路制造商更愿意使用演进性而不是革命性技术，多门晶体管是一项变革性技术。”燕西认为，应变硅技术今后将发挥重要作用，三门技术也将有其用武之地。
　　英特尔称，与目前的65纳米晶体管相比，三门技术将使芯片处理速度提高45%，电能消耗减少35%。市场调查公司Gartner副总裁马丁·雷诺兹(Martin Reynolds)表示，如果晶体管体积变小，要让它们正常工作的难度也将越来越大。他接着表示，英特尔三门技术中的关键之处就在于引进了三维(3D)架构,从而能保持硅的流动。