对更大带宽的需求
因特网的成功促进了带宽需求的持续增长。多媒体应用，如IP视频传输（Video over IP）、电子邮件和移动传输
，推动了通过有线或无线媒体快速有效地进行数据传输和处理的需求。业界试图通过生产更快的CPU来满足这一要求。然而这一方法，似乎已陷入了死胡同，因为用户已经不能再感受到与CPU性能直接成比例的巨大系统性能提升，如图1所示。正如莫尔定律所表明的，处理器带宽每18个月翻一番，但PC总线的性能却要三年才能提高一倍。存在的巨大性能缺口无法仅仅通过继续提高CPU速度来克服。现在处理器速度已经达到2GHz，并将很快达到10GHz，因此，需要一种新的系统互连技术来将CPU的性能转换为系统性能。
新通信标准的激增
大体上，芯片至芯片、模块至模块、系统至系统间的数据传输速度太慢。这导致新通信标准的迅速增长，开发这些标准的目标都是要解决I/O瓶颈挑战。业界开发了一系列新的总线互连方案；其中一些的数据传输速度超过10G位每秒（Gb/s）。新推出的标准如RapidIO、10 Gigabit Ethernet Attachment Unit Interface (XAUI), HyperTransport, InfiniBand等的支持者包括Intel、 Cisco、 AMD、 Microsoft、 Compaq、 Dell、 HP、 Xilinx 和 Sun等公司。其他已在使用或正在向更高性能演化的标准包括POS-PHY Level (PL4)、 Ethernet 和不同的光学SONET 格式，如OC-192 和 OC-768。
如图2所示，这些新的或正在演进的标准覆盖了所有的系统结构领域，包括芯片-芯片通信的主板、子系统间通信的背板，以及存储网络、区域网络和广域网络（SAN、LAN、和WAN）。
并行总线设计挑战
目前广泛使用的几种通信标准都是基于并行总线的标准。并行标准可分成两大类：
● 系统同步并行总线标准：“古老的”PCI总线系列，包括PCI-X 和 Compact PCI。
● 源同步并行总线标准，例如，RapidIO、HyperTransport、SPI-4 / Flexbus 4、POS-PHY Level 3 和Level 4，以及其他类似标准。
随着PCI逐渐失宠，重点已集中在源同步标准总线，此类总线采用多个低压差分信号支持太位（Terabit）级总带宽需求。在源同步设计中，时钟和数据通过电路板上的不同线路传输，但要求它们要同时到达接收器。随着设计速度的提高，对于设计人员来说这成为一个非常具有挑战性的任务，因为设计人员要管理与并行总线实施相关联的通道与通道畸变、抖动和信号占空比变形等问题，同时还要达到带宽要求。
向千兆位串行I/O转移的趋势
业界终于认识
到源同步并行总线难于实施，从而正逐渐缓慢地转向采用高速串行I/O，如图3所示。高速串行标准利用嵌入式时钟获得数G位每秒的带宽，而且最少用4个引脚就可做到。这在简化系统设计和降低总体系统成本方面带来巨大的利益。当电路板上的管脚数量降低时，电路板的布线性能提高了、电路板空间利用效率更高，连接器的尺寸也变小了。这带来了设计灵活性，并可节约总体系统成本。进一步，串行I/O技术利用嵌入式时钟方案来通过同一条信号线同时发送时钟和数据，从而避免了与板级时钟畸变相关的问题。在下表中列出了几种新的基于千兆位串行I/O的数据通信标准，包括InfiniBand、第三代I/O (3GIO)、 RapidIO Serial、 Fibre Channel、 和 XAUI。我们下面逐个简要讨论这些新的千兆位接口标准。
InfiniBand
InfiniBand 是第一批利用这些技术的标准之一，支持InfiniBand 的首款芯片现在已在提供。InfiniBand 主要针对需要长距离传输数据的广域存储和系统区域网络。InfiniBand 建立在现有的交换网络拓扑概念之上，并将之应用于处理器互连，从而创造出一个系统区域网络。它提供了一种交换式结构拓扑，利用通道适配器、交换机和路由器为系统中的结点间提供大带宽点到点连接。InfiniBand 接口可通过全速、自定时（Self-Clocking）的2、8、或24信号对差分接口工作在1X、4X和12X（2.5 Gb/s、10 Gb/s或30Gb/s）速度下。采用的链路编码方案是8B/10B编码，它提供了有限的编码长度（run length），支持时钟恢复和同步、字节同步、控制字以及直流（DC平衡）。
3GIO
3GIO利用波特率高达2.5Gb/s的完全串行的点到点连接来连接板上的芯片或同一箱体内的多块电路板。它可满足多种细分市场的需求，如桌面、移动、服务器、通信和嵌入式应用。PCI-SIG和Arapahoe工作组的发起成员合作将3GIO定义为一种开放式结构和PCI的扩展，因此扩展了PCI标准的生存期。3GIO标准的一个主要优点之一是其与PCI软件模型的后向兼容性，从而允许现有操作系统无需任何改变即可启动。3GIO还保留了现有PCI驱动器模型，并与PCI配置兼容。这使系统设计人员可保护其PCI投资。此外，3GIO支持多种连接方案，包括芯片到芯片、板到板和集线站（docking stations）。3GIO还利用一种基于数据包的灵活协议来支持高级性能，如服务质量（QoS）、电源管理、识别不同数据类型、热插拨和热交换、错误检测和恢复，以及绕过PCI模式的一种机制。所有这些都是设计具有高级容错能力的通信和计算系统所需要的。
XAUI
随着因特网增长推动了对更大带宽的需求，就连以太网标准也正在从其传统的网络应用定位发展到背板连接应用。在10G以太网工作组的诸多创新中有一项就是新的芯片接口，XAUI（发音为“Zowie”），这是对10G媒体独立接口（XGMII）的一个扩展。XGMII是一种74位宽的接口，提供两组（发送和接收）32位数据通道、4位控制线和时钟。XAUI将其减少到只用8条差分信号，4条收发器信号和4条接收器信号。它在接口中利用一种8B/10B编码方案实现数据对准和保证数据完整性。XAUI的其他好处包括由于其自定时特性带来的低EMI（电磁辐射干扰）、允许更长距离芯片到芯片或背板实施的独立抖动预算，以及低功耗。
Fibre Channel
光纤通道（Fibre Channel）是高度可扩展的千兆位互连技术，允许在工作站、主机、服务器、数据存储系统和其他外设间利用小型计算机系统接口（SCSI）和因特网协议（IP）进行并发通信。光纤通道标准是ANSI标准中的一个系列，它包含可提高所需要的连接能力以及协议复用能力的网络特性。它支持简单性、可重复性能、以及有保证的传输等传统通道特性，这也是与以太网相比的重大差别。它可提供从266Mb/s到超过4Gb/s的性能，支持的传输距离长达10公里。光纤通道已被主要的计算机系统和存储制造商接纳为企业存储的下一代接口技术。它消除了SCSI所具有的可靠性、可扩展性、距离和带宽等问题。此外，业界领先的RAID制造商也采用它做为标准磁盘接口。
RapidIO Serial
RapidIO标准的制定者也定义了一个利用数Gb/s串行连接在芯片与芯片间和系统内的不同电路板间传输数据的串行标准（RapidIO 1x/4x LP-Serial）。
开发RapidIO Serial 主要是为了满足系统内器件间对串行通用存储器映射互连的需求，它允许比最初的RapidIO规范传输更长的距离。它还允许用户联合4条链路来获得更大的带宽。RapidIO Serial利用每方向上的单向差分信号支持器件间的全双工操作。与XAUI、光纤通道、10G以太网和InfiniBand规范类似，RapidIO Serial也利用差分电流驱动器和8B/10B编码方案。RapidIO Serial对于那些需要较少的引脚，同时又不需要最初的宽并行链路RapidIO 8/16 LP规范所提供的高性能的应用非常理想。RapidIO Serial应用的例子包括系统控制平面、处理器接口或背板应用。
解决接口挑战
新一代串行互连标准，如InfiniBand、RapidIO Serial、 XAUI、 Fibre Channel 和 3GIO都在试图解决I/O瓶颈问题，但要决定到底哪个标准能够胜出非常困难。很可能的情况会是它们会同时应用在诸如网络、服务器、移动和存储设备等应用中。FPGA内在的灵活性和可编程能力有助于早期的标准应用者快速将产品推向市场，同时可保证跟上标准的演化，从而获得上市时间优势。
通过最近推出的高性能平台FPGA系列中的最新成员，新的Virtex-II Pro FPGA集成了RocketIO 技术，从而可高效地实施基于所有这些新千兆位串行接口标准的设计。RocketIO收发器支持每通道高达3.125Gb/s的数据传输速率，并且可利用通道捆绑方法扩展满足新应用不断增长的数据传输速率要求。例如， 4 个RocketIO收发器可以捆绑在一起支持XAUI 数据速率。收发器模块集成有20:1 SERDES功能，并内置有许多串行接口标准需要的8B/10B编码器和解码器。而且，Xilinx提供预工程化的有强大支持的IP核心，允许设计人员用比以前少得多的时间创建功能更为复杂的设计。再结合其他高性能系统功能，如嵌入式处理器RocketIO收发器，使得Virtex-II Pro成为实施未来串行接口应用的理想连接平台。
