穿通效应（Reach-Through Effect）。当两个与衬底的掺杂类型不同的阱相邻时，穿通效应的影响就会很重要。当两个阱中电路为模拟电路时，阱的电位可能互不相同。当两个阱的电位之差足够大时，阱的耗尽区向外扩展并可能相互接触，如图1所示。从而在两个阱之间形成穿通电流，造成模拟电路直流工作点偏移。如果衬底是轻掺杂的外延层，那么就更容易形成较宽的耗尽区，也就是说，在版图设计的时候，同类型阱之间的距离要比普通的CMOS工艺所规定的值稍微大一些。
图1 相同类型阱之间的穿通效应
综上所述，在这种结构的OEIC中，外延层的厚度和杂质浓度需要根据具体的需要进行优化。应针对速度、响应度、吸收光波长等指标选择适当的外延参数。同样，ARC的选择也应是针对某一特定光谱范围的。当光电单片集成的技术达到产业化目标的时候，可以要求晶圆代工厂提供类似MOS晶体管SPICE模型参数的光电特征参数，或者是建立标准的光电器件库，设计者可以根据需要选择不同的工艺参数实现光电集成。在电路部分，轻掺杂外延层使得针对闩锁效应的部分版图设计规则也需要作些微小的改动，此外，静电保护（ElectrostaticDischarge，ESD）与高阻外延上阱间距等设计规则也需要晶圆代工厂特别地指出来。我们所希望的就是在未来光电子领域也能实现Fabless＋Foundry的产业模式，为飞速发展的信息技术提供更先进、更廉价的光电子器件。
