作为异步类型的双端口SRAM，我们以Cypress公司的CY7C019为例，CY7C019的内部框图如图所示。
图 CY7C019的内部框图
中央部分为双端口存储器阵列，并列着能同时设置两个地址的存储元器件。下面的框图是实现了控制信号的部分，这些控制信号用于当两个端口的访问发生了冲突时而进行的仲裁以及连接多个所谓中断及信号灯的附加功能而进行的扩展位宽度中。
双端口SRAM的两端何时进行访问是不可预测的，在一端正在更新存储器单元的内容而另一端希望读出同一地址的情况下，后一个访问需要等待。为此，需要预各BUSY信号。
当连接多个双端口SRAM时，如果各个访问仲裁逻辑单独进行仲裁，那么在非常接近的时间内双方的访问发生了冲突的情况下，有的器件将赋予LEFT端口访问的杈限，而向RIGHT端口返回BUSY信号；相反，有的器件会赋予RIGHT端口访问的权限，而向LEFT端口返回BUSY信号。为此，主/从（Mater/Slave）功能、以从属器件追随主器件的仲裁功能的判断结果而进行设计。
决定器件的主操作/从操作的是M／S信号。如果M／S为高电平，则为主器件；如果M／S为低电平，则为从属器仵。主器件的BUSY信号为输出引脚，而从属器件的BUSY信号为输入引脚。
