实际的工程设计中，所有高速逻辑器件都要求安装本地去耦电容来满足器件开关时所需要的瞬时电流变化。安装本地去耦电容可以减少电源供给结构的感性阻抗，阻止器件工作电源电压的瞬间电压突变，以保证逻辑器件正常工作。
一般在尽可能靠近并联器件的电源和接地引脚处安装0.001μF的电容，其位置尽可能地靠近并联在器件的电源和接地引脚。根据上文的分析，往往采用一个值比较大的电容和一个值比较小的电容（比如0.1μF不口0.001μF的电容）并联，作为一个去耦旁路电容。但新的问题又来了，引线会带来电感。不过工程上遵循的原则是：在使用本地去耦电容时，一定要保证AJ噪声电压引发的芯片直流电压的波动在正常工作电压的漂移限值内。
本地去耦电容C由如下公式计算：
